衛普科技股份有限公司

我們正在尋找對 FPGA 設計有熱情的初階工程師與資深工程師，負責基於 Xilinx FPGA 平台的邏輯設計與實作。 本職位也需要具備基本的 C/C++ 程式設計能力，進行嵌入式控制、軟硬體整合及模擬驗證。 [工作職責] - 使用 Vivado / Vitis 開發 Xilinx FPGA（Zynq/Artix/Kintex/Virtex 等）之 RTL 模組。 - 撰寫 RTL（Verilog/VHDL）實現高速資料路徑、介面邏輯與控制模組。 - 撰寫 Testbench 進行模擬驗證。 - 利用 C/C++ 開發與 FPGA 互動的測試程式或 ARM 嵌入式軟體。 - 協助進行軟硬體整合、除錯與效能優化。 [必備條件] - 電機、電子、資工、資電等相關科系碩士學位。 - 熟悉 FPGA 設計流程與工具（Vivado、ISE、Quartus 等）。 - 熟悉 Verilog 語言基本語法。 - 具備 C/C++ 程式設計與 Debug 技巧。 - 具備 ARM 嵌入式系統及硬體控制相關開發經驗。 - 具備基礎的數位電路與硬體架構知識。 [加分條件] - 具備 Zynq SoC (ARM + PL) 系統整合經驗。 - 熟悉 AXI Bus、DMA、DDR、SPI、I2C 等介面協定。 - 熟悉高階合成（HLS）。 - 熟悉 Linux 系統及 MCU 系統開發經驗。

1. 3D/2D 機械製圖(SolidWorks) 2. 機械圖面的拆圖及製作 3. 零件材料BOM表 4. 協助安裝、測試、調教等後續工作，並與相關部門進行協調 5. 加工及設計技術文件撰寫整理 6. 主管交辦事項

1. 低軌道衛星量測系統整合及測試 2. 雷達量測系統整合測試 3. 射頻電路與模組設計及測試 4. 射頻鏈路組裝與檢修 5. 撰寫量測系統的技術文件

1.主導施工現場安裝庶務及人員調配和外包安排 2.協助進行設備安裝，維護和保養工程 3.施工排程規劃與工程協調並記錄工程進度 4.規劃施工現場所需配置圖檔 5.主管交辦事項 6.需出差(偶而) 7.有"營造業丙種職業安全衛生業務主管"證照者優先