求職服務專線
台北 02-2912-6104 轉 2
   02-7703-3104 轉 2
意見回饋
廠商求才專線
台北 02-2912-6104
   02-7703-3104
台中 04-3700-6104
上海 86-21-50277104 轉 1
意見回饋

SoC Physical Design Engineer(內湖)

  • 全職

1. Perform gate level netlist to GDS design independently including and not limit to floor planning, place&route, clock tree synthesis, timing sign off and physical verification.
2. For DFT engineers, need to able to implement scan chain, atpg, mbist, jtag, IP test logic into netlist.
3. Perform design IP implementation, IR drop analysis, DFT, STA and foundry merge.
4. Work with manager to achieve assigned tape out target.

工作條件

  • 工作經歷: 一年以上
  • 學歷要求: 大學 碩士
  • 語文條件: 英文 -- 聽 /中等、說 /中等、讀 /中等、寫 /中等
  • 其它條件: 1. Bachelor or MS degree in EE or related.
    2. Able to independently complete block level design from netlist, floor plan, synthesis, CTS, APR, STA and PV.
    3. Experience of working on top level design with chip level floor plan is a plus.
    4. Familiar with Cadence EDI, Synopsys ICC design flow and Mentor Calibre for physical design engineer and Mentor/Synopsys DFT tools for DFT Engineer.
    5. Familiar with TCL/Perl scripting and design automation.
    6. Fluent English is a plus.
    7. Experience in 28/40nm design is a plus.
    8. Ability to perform logic synthesis is a plus.
  •  
  • 歡迎應屆畢業生

福利制度

法定項目

其他福利

1.分紅奬金 (依公司獲利、組織目標達成率與個人績效決定)
2.股票選擇權 (依個人績效表現決定)
3.三節獎金
4.勞健保及退休金提撥
5.員工團保 (意外、壽險及防癌險)
6.國內外旅遊/旅遊補助
7.工程師介紹獎金
8.特休及彈性休假
9.員工汽機車停車位或交通津貼
10.年度員工健康檢查

更新日期:2021-11-26

應徵方式

  • 職務聯絡人: 簡小姐
  • 聯絡E-Mail: (請利用104履歷表應徵此工作) 我要應徵
  • 洽: 不接受電洽
  • 洽: 不接受親洽

應徵分析

兩週內0-5人應徵
經歷分佈
新鮮人0%
1~3年0%
3~5年100%
5~10年0%
10年以上0%
學歷分佈
碩士及以上100%
大學0%
專科0%
高中0%
高中以下0%
一零四資訊科技享有網站內容著作權 © 2001- 2021 104 Corporation All Rights Reserved