求職服務專線
台北 02-2912-6104 轉 2
   02-7703-3104 轉 2
意見回饋
廠商求才專線
台北 02-2912-6104
   02-7703-3104
台中 04-3700-6104
上海 86-21-50277104 轉 1
意見回饋
清除

最近查詢條件

    LOADING...
清除

職務類別

類比IC設計工程師 數位IC設計工程師的工作機會

59 筆查詢結果
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 1. 協助客戶問題釐清及解決, 處理客戶訴願 2. 協助業務推展 3. USB/SATA/PCIe/Ethernet/Serdes電器特性量測 職務條件: 1. Master or PHD degree, EE / communication / Biomedical engineering or related department 2. Has experience of using Raspberry Pi, Xilinx FPGA, or other kind of evaluation board. 3. Has attended “signal and system” course. 4. Has FPGA experience. ※請同學附上履歷自傳、論文
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 針對HSIO(USB, SATA, PCIE, DDR, MIPI, ADC…)執行整合驗證 1. Subsystem integration 2. Verilog simulation 3. Synthesis 職務條件: 1. Master or PHD degree, EE/ communication / Biomedical engineering or related department 2. Familiar with Verilog RTL, simulation, synthesis, STA. 3. Has attended “signal and system” is a plus. 4. Has FPGA experience is a plus. ※請同學附上履歷自傳、論文摘要/研
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: USB/SATA/PCI Express/Ethernet/VBO/MIPI相關高速混合訊號介面之數位IC設計 職務條件: 1. 碩士以上,電子、電機、資訊工程相關系所畢業 2. 熟Verilog,有志於投入數位IC設計工作者 ※請同學附上履歷自傳、論文摘要/研究作品以及成績單。
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: Responsible for the development and implementation for advanced at speed testing and other DFT, JTAG, memory bist, scan chain and ATPG, for ASIC projects. 職務條件: 1. 碩士以上,電子、電機、資訊工程相關系所畢業 2. 熟悉 DFT概念及EDA Tool者為佳 3. 熟悉 Logic Design or Verilog Language ※請同學附上履歷自傳、論文摘要/研究作品以及成績單。
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: Analog circuit design 職務條件: 1. 碩士以上,電子、電機、資訊工程相關系所畢業 2. 對ADC、DAC、CODEC、PCI-EX、USB、LVDS、SATA、Power Management、PLL、Ethernet設計有興趣者 ※請同學附上履歷自傳、論文摘要/研究作品以及成績單。
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 1. ASIC開發數位電路設計,協助客戶制定規格並提供技術協助 2. SoC硬體整合及驗證環境之研發與客戶服務 職務條件: 1. 碩士以上,電子、電機、資訊工程相關系所畢業 2. 熟悉 Verilog,具STA基本觀念,了解IC設計流程 3. 對SoC設計有興趣者 4. 具FPGA相關經驗者佳 5. 具CIC下線經驗尤佳 ※請同學附上履歷自傳、論文摘要/研究作品以及成績單。
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 1. Support Serdes IP R&D to solve all system issues 2. Support Serdes IP customers to solve all system application issues. 職務條件: 1. Master or PHD degree, EE/ communication / Biomedical engineering or related department 2. Familiar with Verilog RTL, simulation, synthesis, STA. 3. Has attended “signal and system” course. 4. Has FPGA experience is a plus. ※請同學附上履歷自傳、論文摘
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 1. Responsible for the main technical contact window and consultant of chip implementation from RTL-in/netlist-in to tape out for ASIC customers 2. Responsible for ASIC project management and coordination among internal supporting groups 3. Responsible for DFT implementation, including MBIST, Scan insertion, IO level testing, JTAG and ATPG generation 4. Responsible for ASIC constraint va
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 本職缺主要工作內容為I/O電路設計, 從較低速一般應用的GPIO, 到較高速特定介面應用的I/O (ex: SD, eMMC, ONFi, DDR, …etc.) 均有機會接觸與開發。針對計畫需求亦會開發客製化I/O以因應各式特殊需求。因I/O與ESD/Latch-up息息相關,亦會學習設計並review ASIC ESD floorplan。此外,開發的DDR I/O 會被公司內的DDR-PHY IP使用,未來若有興趣,可選擇繼續往DDR-PHY高速介面發展,抑或協助設計DDR-PHY中所需要的Analog bloc
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 1. Develop advanced memory compilers, evaluate new memory architectures and methodologies 2. Perform memory design QA flow and propose continuous improvement plans 3. Provide technical guidance to the memory project reviews 職務條件: 1. 碩士以上,電子、電機相關系所畢業 2. 對SRAM or ROM電路設計有興趣者 3. Knowledge of device physics, memory compiler design experience is a plus. ※請
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 1. Study / research / develop DFT design flow 2. Maintain inhouse DFT utilities. 職務條件: 1. 碩士以上,電子、電機、資訊工程相關系所畢業 2. 熟悉 DFT概念及EDA Tool者為佳 3. 熟悉 C/C++ or Tcl ※請同學附上履歷自傳、論文摘要/研究作品以及成績單。
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 1. Front-end design flow development 2. Logic Synthesis, STA, LEC, ECO flow creation and consultant 職務條件: 1. 碩士以上,電子、電機、資訊工程相關系所畢業 2. Familiar with script language (ex.,C/C++, TCL, Perl) 3. Experience of use SoC design timing analysis, logic synthesis is a plus ※請同學附上履歷自傳、論文摘要/研究作品以及成績單。
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: 1. APR flow development. 2. Develop methodology and construct flow for timing closure and clock tree quality. 3. CAD tool evaluation and consultant for physical design. 職務條件: 1. 碩士以上,電子、電機、資訊工程相關系所畢業 2. 熟悉 C or Tcl or Perl 3. 操作過 APR tool ( Innovus or ICC) 者為佳 ※請同學附上履歷自傳、論文摘要/研究作品以及成績單。
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
職務內容: Responsible for ASIC/SoC physical design (P&R) and physical verification. 職務條件: 1. 碩士以上,電子、電機、資訊工程相關系所畢業 2. 熟悉 CMOS 設計原理 3. 操作過 APR tool ( Innovus or ICC) 者為佳 4. 熟悉 TCL, C or Shell Language ※請同學附上履歷自傳、論文摘要/研究作品以及成績單。
2天以前更新 兩週內0-5人應徵
2021-10-21
智原科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
本職缺主要工作內容為I/O電路設計, 從較低速一般應用的GPIO, 到較高速特定介面應用的I/O (ex: SD, eMMC, ONFi, DDR, …etc.) 均有機會接觸與開發。針對計畫需求亦會開發客製化I/O以因應各式特殊需求。因I/O與ESD/Latch-up息息相關,亦會學習設計並review ASIC ESD floorplan。此外,開發的DDR I/O 會被公司內的DDR-PHY IP使用,未來若有興趣,可選擇繼續往DDR-PHY高速介面發展,抑或協助設計DDR-PHY中所需要的Analog block。
三週以前更新 兩週內0-5人應徵
2021-09-29
一零四資訊科技享有網站內容著作權 © 2001- 2021 104 Corporation All Rights Reserved