求職服務專線
台北 02-2912-6104 轉 2
   02-7703-3104 轉 2
意見回饋
廠商求才專線
台北 02-2912-6104
   02-7703-3104
台中 04-3700-6104
上海 86-21-50277104 轉 1
意見回饋
清除

最近查詢條件

    LOADING...
清除

職務類別

數位IC設計工程師的工作機會

13 筆查詢結果

Front-End CAD engineer(台北/新竹)

FULL_TIME
台北市內湖區
揚智科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
1. 負責開發IC Front-End Design methodology and project supporting, 協助IC design team 完成low-power產品開發。 2. 執行Perl/TCL/Shell programming 程式撰寫並開發 in-house EDA Utility,協助design team 完成相關設計服務。 3. 協助相關設計人員解決nLint/Syntheis/STA/Simulation EDA tool相關問題,含tool之環境架設。
5天以前更新 兩週內0-5人應徵
2022-01-17
揚智科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
1. 晶片實體整合設計, 包含 FloorPlan, CTS, Power Plan, Timing Fix, DRC/LVS (cell-base IC design) 2. IC Complier II , SoC Encounter, Apache, StarRC, PrimeTime, PT-SI, Virtuso, PrimePower, Calibre 3. 新舊軟體導入、維護及更新
一週以前更新 兩週內0-5人應徵
2022-01-13

Analog CAD工程師(台北)

FULL_TIME
台北市內湖區
揚智科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
1. Foundry and in-house command file writing and maintenance, including DRC/LVS/LPE/PERC 2. Support RD/layout team to solve design flow and tool issue 3. CAD utility development 4. Physical verification sign-off flow build-up and maintenance.
一週以前更新 兩週內0-5人應徵
2022-01-13

Front-End CAD engineer(台北)

FULL_TIME
台北市內湖區
揚智科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
1.協助相關RD 解決 FE-design 及相關EDA tools 問題 2.執行FE design 等設計服務 ( RTL Synthesis , Constraint Check, Timing/Powr calculation, Low power design flow (UPF/CLP flow) 3.撰寫 FE design 相關design flow程式撰寫 和設計平台設計
一週以前更新 兩週內0-5人應徵
2022-01-13
揚智科技股份有限公司
  • 大學以上
  • 三年以上工作經驗
  • 待遇面議
1. MCU/DSP system architecture and digital circuit design. 2. Digital SOC design/integration.
一週以前更新 兩週內0-5人應徵
2022-01-13

CAD工程師(Library)(台北/新竹)

FULL_TIME
台北市內湖區
揚智科技股份有限公司
  • 碩士
  • 工作經驗不拘
  • 待遇面議
1. build the cell Library design kits 2. reK cell library with at 28nm/22nm process 3. deliver the low power library usage to designer 4. Library platform delivery
一週以前更新 兩週內0-5人應徵
2022-01-13
揚智科技股份有限公司
  • 大學以上
  • 工作經驗不拘
  • 待遇面議
1.Front-End/Modem (Baseband) Architecture Design for WiFi6/BT/BLE systems; 2.Optimization of Frontend/Modem circuits and simulation/verifications; 3.Digital Circuit Design and Verification – RTL Coding/Synthesis/STA/…
一週以前更新 兩週內0-5人應徵
2022-01-13
揚智科技股份有限公司
  • 大學以上
  • 五年以上工作經驗
  • 待遇面議
1. Design verification with SystemVerilog or UVM 2. Co-work with Digital Designer to create test plan for specific IP 3. Maintain/Develop existed constraint random test case 4. Integration IP on VIP
一週以前更新 兩週內0-5人應徵
2022-01-13
揚智科技股份有限公司
  • 大學以上
  • 二年以上工作經驗
  • 待遇面議
1. WiFi MAC RTL design, verification and backend implementation 2. FPGA validation support
一週以前更新 兩週內0-5人應徵
2022-01-13
揚智科技股份有限公司
  • 大學以上
  • 工作經驗不拘
  • 待遇面議
1. Perform IC specification and RTL design. 2. Perform top-level integration and support backend activities for tape-out. 3. Support Silicon validation and IC production. 4. Architecture and RTL design, FPGA verification 5. Familiar with Bluetooth IC design.
一週以前更新 兩週內0-5人應徵
2022-01-13
揚智科技股份有限公司
  • 碩士
  • 三年以上工作經驗
  • 待遇面議
Developing/verified ALi HW security IP 1. Security Flow 架構設計與整合開發 2. Security IP設計開發
一週以前更新 兩週內0-5人應徵
2022-01-13
揚智科技股份有限公司
  • 碩士以上
  • 三年以上工作經驗
  • 待遇面議
1、負責Giga Ethernet PHY算法的評估、設計、優化等工作, 以Matlab和C/systemC為工具構建各種通信標準和模型(乙太網方向) 2、協助硬體設計人員完成算法的實現、調試、優化等工作 3、提供所負責算法模塊的底層驅動或者底層驅動開發指導,以及相關模塊的支援工作
一週以前更新 兩週內0-5人應徵
2022-01-13
揚智科技股份有限公司
  • 碩士以上
  • 三年以上工作經驗
  • 待遇面議
1、負責通信基帶IP設計、功能驗證、優化維護等工作 2、負責通信基帶IP在SoC中的整合、FPGA驗證、IC測試等工作 3、與相關部門溝通,解決在IC設計、實現、測試、量產階段出現的問題
一週以前更新 兩週內0-5人應徵
2022-01-13
一零四資訊科技享有網站內容著作權 © 2001- 2022 104 Corporation All Rights Reserved