求職服務專線
台北 02-2912-6104 轉 2
   02-7703-3104 轉 2
意見回饋
廠商求才專線
台北 02-2912-6104
   02-7703-3104
台中 04-3700-6104
上海 86-21-50277104 轉 1
意見回饋
清除

最近查詢條件

    LOADING...
清除

職務類別

半導體工程師 數位IC設計工程師 CAD/CAM工程師的工作機會

68 筆查詢結果

Standard cell CAD engineer

FULL_TIME
新竹縣竹北市
聯詠科技股份有限公司
  • 碩士
  • 三年以上工作經驗
  • 待遇面議
任職於Design Engineering Service (DES) 部門,主要負責Standard cell應用端效能最佳化分析。 1.Pre-layout/Post-layout PPA analysis 2.Standard cell design and layout optimization 3.Technical support of in-house & 3rd-party libraries。 4.需求條件: 4-1. 熟悉 physical design flow 4-2. 具備physical design PPA and routability 分析經驗尤佳 4-3. 具備high speed synthesis, DFT, or STA sign-off經驗尤佳 4-4.
3天以前更新 兩週內0-5人應徵
2021-11-29

Standard cell design engineer

FULL_TIME
新竹縣竹北市
聯詠科技股份有限公司
  • 碩士
  • 三年以上工作經驗
  • 待遇面議
任職於Design Engineering Service (DES) 部門,負責Standard cell設計及效能最佳化分析、In-house cell library開發、3rd party cell library維護。 1.Standard cell circuit design and optimization。 2.Library design methodology development。 3.Cell characterization and library generation。 4.Library QA and maintenance。 5.Technical support of in-house & 3rd-party libraries。 【共創A+聯詠】 穩健踏實、專
3天以前更新 兩週內11-30人應徵
2021-11-29
聯詠科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
【研發替代役/預聘】APR工程師 工作內容: 實体設計流程開發與實作 1. APR physical design, including floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tapeout 2. APR physical design methodology development & automation 【研發替代役/預聘】APR工程師 職務條件: 碩士以上電子、電機、電信、電控、資工等相關系所,並具下列任一條件者佳: 1. VLSI CAD實驗室學生 2. 具數位設計晶片
3天以前更新 兩週內0-5人應徵
2021-11-29

Layout流程 CAD工程師

FULL_TIME
新竹縣竹北市
聯詠科技股份有限公司
  • 碩士以上
  • 三年以上工作經驗
  • 待遇面議
擔任CAD (Physical Verification Design) 主要工作內容: 1. 負責Layout tools & PV流程開發與維護 2. 負責Layout流程平台&自動化程式開發與維護 次要工作內容: 1. 負責DRC/LVS/LPE/PERC Command file撰寫與Maintain 2. 負責Physical PG Sign-off Check 4. 需求條件: 4-1. 碩士以上;電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 4-2. 需具備3年以上相關工作經驗。 4-3. 熟悉 TCL、SKILL、C/C++ or Perl/C-shell
3天以前更新 兩週內0-5人應徵
2021-11-29

數位IC設計工程師(S12)

FULL_TIME
新竹市
聯詠科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
【產品線描述】 Smart TV Solutions:提供TVSoC、MEMC/FRC及面板相關顯示裝置的控制晶片 ASIC Solutions:提供智能手機、智能電視、電競螢幕及商用顯示等產品各種ASIC解決方案 PD and Gaming Solutions:提供各種商用顯示及電競螢幕的控制晶片 【工作說明】 1. Gaming 高階顯示器及戶外大型顯示看板 SoC 控制IC 設計, 驗證及量產測試 2. Video/Image/Color 相關演算法開發 3. 高階製程 whole chip 及 IP 整合, DFT 及 low power
3天以前更新 兩週內11-30人應徵
2021-11-29
聯詠科技股份有限公司
  • 碩士以上
  • 三年以上工作經驗
  • 待遇面議
【產品線描述】 擔任於CAD (Design Methodology) 建置 APR flow 【工作說明】 1. Physical design flow development and technical support (APR CAD Support) 2. Evaluating new physical design tool and methodology 3. Utility of design flow development 【必要條件】 1. MS degree in EE or CS or related fields. 2. Familiar with chip implementation design flow 3. Experience in hierarchical implement
3天以前更新 兩週內0-5人應徵
2021-11-29
聯詠科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
【研發替代役/預聘】APR工程師 工作內容: 實体設計流程開發與實作 1. APR physical design, including floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tapeout 2. APR physical design methodology development & automation 【研發替代役/預聘】APR工程師 職務條件: 碩士以上電子、電機、電信、電控、資工等相關系所,並具下列任一條件者佳: 1. VLSI CAD實驗室學生 2. 具數位設計晶片
3天以前更新 兩週內0-5人應徵
2021-11-29

DFT Engineer

FULL_TIME
新竹縣竹北市
聯詠科技股份有限公司
  • 大學以上
  • 二年以上工作經驗
  • 待遇面議
1.Development and implementation for advanced at speed testing and DFT, JTAG, MBIST, SCAN Chain and ATPG. 2.Requirement: 2-1. BS or MS degree in EE or related. 2-2. Familiar with DFT related flow and EDA tools 2-3. Experience in Logic simulation flow (e.g. Cadence NCVerilog or Synopsys VCS). 2-4. Experience in chip design flow and chip implementation flow is a plus. 2-5. Proficient in Tcl a
3天以前更新 兩週內11-30人應徵
2021-11-29

數位IC設計工程師(O1)

FULL_TIME
新竹縣竹北市
聯詠科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
【產品線說明】 TV, Monitor , NB , Tablet display Driver (World #1) 【工作內容】 - Digital and mixed control - Intra-panel communication interface IP development - Related RTL IP 1. Develop high quality digital design 2. Verilog RTL coding and design verification 3. Multi-clock domain design 4. FPGA impementation tool for IP verification 5. Support backend activities for tape-out 6. C
3天以前更新 兩週內6-10人應徵
2021-11-29
聯詠科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
【研發替代役/預聘】CAD工程師 工作內容: 1. 建置Front-end design flow 、Verification flow 、Sign-off flow、Power/IR flow 2. 建置及維護 Library flow、Analog & Mixed Signal 設計流程 3. 開發大型 EDA 程式 4. 開發先進製程的DFT流程 【研發替代役/預聘】CAD工程師 職務條件: 碩士以上電子、電機、電信、電控、資工等相關系所,並具下列任一條件者佳: 1. 熟 TCL or C/C++ or Perl 2. 具基本數位設計流程觀
3天以前更新 兩週內0-5人應徵
2021-11-29

車載產品數位IC設計工程師

FULL_TIME
新竹縣竹北市
聯詠科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
【產品線描述】 1.5G 車聯網顯示數位儀表面板顯示驅動IC. 2.車用電子多媒體視聽娛樂面板顯示驅動IC. 3.車用電子介面轉換Bridge IC 【工作說明】 1. 顯示驅動IC整合人員 2. 車用顯示驅動IC TCON設計人員 3. TDDI相關設計人員 【必要條件】 1. 熟悉Verilog HDL 2. 熟悉數位邏輯基礎 3. 熟悉數位IC設計流程(有電路合成相關經驗) 4. FPGA 相關操作及驗証
3天以前更新 兩週內0-5人應徵
2021-11-29
聯詠科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
【工作說明】 1.. AI Neural Network 輕量化,模型壓縮與最佳化演算法開發 2. 神經網路模型訓練、推論實現設計 3. 數位/統計訊號處理、數值分析 4. 浮點/定點化運算設計與模擬 【必要條件】 1. Experienced at Neural Network training and compression techniques, e.g. quantization, pruning, or architecture search 2. Experienced at digital/statistical signal processing, numerical simulations, and optimization 3
3天以前更新 兩週內6-10人應徵
2021-11-29

ESD Design Engineer

FULL_TIME
新竹縣竹北市
聯詠科技股份有限公司
  • 碩士以上
  • 二年以上工作經驗
  • 待遇面議
1.產品ESD/EOS防護設計 2.新製程ESD技術開發 3.協助ESD客退問題處理 4.需求條件: 4-1. 電機/電子背景,熟悉半導體電路/製程/元件 4-2. 具ESD/EOS防護設計經驗 4-3. 具FinFET經驗尤佳 【共創A+聯詠】 穩健踏實、專家精神、創造優勢 驅動科技、開發創新、引領未來 邀請優秀人才,共創A+聯詠
3天以前更新 兩週內6-10人應徵
2021-11-29
聯詠科技股份有限公司
  • 碩士以上
  • 三年以上工作經驗
  • 待遇面議
1. 執行外包測試廠的工程技術類稽核。 2. 擔任對外包測試廠工程技術專案與事務整合管理窗口。 3. 協助測試量產作業問題解析與生產效率提升。 4. 協助新測試技術開發與導入。 【共創A+聯詠】 穩健踏實、專家精神、創造優勢 驅動科技、開發創新、引領未來 邀請優秀人才,共創A+聯詠
3天以前更新 兩週內11-30人應徵
2021-11-29

元件資深工程師

FULL_TIME
新竹縣竹北市
聯詠科技股份有限公司
  • 碩士
  • 三年以上工作經驗
  • 待遇面議
1.SPICE Model Extraction、Optimization、Modification 2.Device Test-key & Silicon to SPICE Verification 3.Critical IV/CV、Timing Measurement、Device RA Test 4.Device Performance Analysis & Comparison Report 5.需求條件 5-1.專精主/被動元件 SPICE Model 建置、模擬、驗證 5-2.熟悉Global/Bin Model Methodology (Monte Carlo/Statistic、Mismatch、Noise/RF、Sub-circuit/Macro Model) 5-3.熟悉MBP、MQA、HSPICE To
3天以前更新 兩週內11-30人應徵
2021-11-29
一零四資訊科技享有網站內容著作權 © 2001- 2021 104 Corporation All Rights Reserved