求職服務專線
台北 02-2912-6104 轉 2
   02-7703-3104 轉 2
意見回饋
廠商求才專線
台北 02-2912-6104
   02-7703-3104
台中 04-3700-6104
上海 86-21-50277104 轉 1
意見回饋
清除

最近查詢條件

    LOADING...

職務名稱

相關搜尋

清除

職務類別

全部的工作機會

781 筆查詢結果

APR實體設計工程師

FULL_TIME
新竹市
聯發科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
【職缺一】APR實體設計工程師 1. Working on advanced node design methodology, PD execution and sign-off 2. Develop advance clock tree structure 3. Able to handle complex APR with 500+ hardmacros 4. Project analysis in early stage 【職缺二】超大型SoC實體設計工程師 1. executing ultra-large scale SoC hierarchical physical design, in TOP level or GHz complex block level 2. Full experienced PD w
3天以前更新 兩週內0-5人應徵
2021-12-02

實體設計工程師_202103

FULL_TIME
新竹市
聯發科技股份有限公司
  • 碩士以上
  • 二年以上工作經驗
  • 待遇面議
This role will work on physical design implementation & methodology development in advance node (16nm and below). Major focus is cell-phone product and need to co-work with design team, front-end team to meet project goal. Low-power, high-speed or advance node knowledge/skill is a plus.
3天以前更新 兩週內0-5人應徵
2021-12-02

實體設計工程師_202102

FULL_TIME
新竹市
聯發科技股份有限公司
  • 大學 碩士
  • 四年以上工作經驗
  • 待遇面議
1. 負責5G Smart Phone先進製程實體設計專案 2. 執行floorplan規劃、CTS規劃、Place & Route及Timing closure 3. 參與高端Synthesis-to-GDS先進flow之設計與技術規劃
3天以前更新 兩週內0-5人應徵
2021-12-02

SoC實體設計工程師P1

FULL_TIME
新竹市
瑞昱半導體股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
工作項目: SoC Physical Design 應徵條件: 1. 碩士以上;電機工程、電子工程、資訊工程相關科系畢業為主。 2. 具0年以上或2至3年相關經驗者為佳。 (MD1840015)
3天以前更新 兩週內0-5人應徵
2021-12-02

SoC實體設計工程師C1

FULL_TIME
新竹市
瑞昱半導體股份有限公司
  • 碩士
  • 工作經驗不拘
  • 待遇面議
工作項目: 1. Physical implementation. 2. Hierarchical floorplan. 3. Auto Place&Route. 4. Clock tree synthesis. 5. signal integrity analysis. 6. static timing analysis. 7. dynamic power analysis. 8. physical verification. 9. APR flow development. 應徵條件: 1. 碩士以上; 電機工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2. 熟悉 Synopsys EDA tool, Cadence EDA tool, Mentor Graphic tool, C/C++
3天以前更新 兩週內0-5人應徵
2021-12-02

實體設計工程師_202101

FULL_TIME
新竹市
聯發科技股份有限公司
  • 碩士
  • 工作經驗不拘
  • 待遇面議
1.APR physical design, including floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tapeout 2.APR physical design methodology/flow development & automation
3天以前更新 兩週內0-5人應徵
2021-12-02

GPU實體設計工程師

FULL_TIME
新竹市
聯發科技股份有限公司
  • 碩士
  • 工作經驗不拘
  • 待遇面議
高速與低功耗GPU實作(P&R), Power/Performance/Area/Schedule改善及FLOW開發 The candidate who fills this position will work closely with GPU hardware designer, IP and flow teams to improve GPU power/performance/area/schedule/yield. Candidate is responsible for all aspects of physical design and implementation of large GPUs which are targeted at the DTV, smart phone markets. Responsibilities include G
3天以前更新 兩週內0-5人應徵
2021-12-02

APR實體設計工程師

FULL_TIME
新竹縣竹北市
新加坡商艾科微電子有限公司台灣分公司
  • 學歷不拘
  • 工作經驗不拘
  • 待遇面議
1. APR physical design, including floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tape-out 2. APR physical design methodology development & automation 3. Familiar with ASIC design flow 4. Familiar with Cadence INNOVUS & Synopsys ICC 5. Familiar with TCL script coding is better
三週以前更新 兩週內0-5人應徵
2021-11-12
聯發科技股份有限公司
  • 碩士以上
  • 二年以上工作經驗
  • 待遇面議
1. 高速 CPU 實作設計流程開發 2. 高速 CPU synthesis / APR
3天以前更新 兩週內0-5人應徵
2021-12-02
瑞昱半導體股份有限公司
  • 大學 碩士
  • 工作經驗不拘
  • 待遇面議
工作項目: 1. Responsible for ASIC Backend / Physical Implementation, including floorplan, power plan, physical synthesis, clock tree synthesis, routing, si, DFM, DRC/LVS in both hierarchical and low power designs. 2. Responsible for Physical Design flow research, development and automation. 應徵條件: 1. 大學以上電機資訊相關科系畢 2. 熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 3. 對於開發及推廣
3天以前更新 兩週內6-10人應徵
2021-12-02
聯發科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
CPU Physical design, including 1. floorplan, P&R, CTS and timing closure 2. Physical verification
3天以前更新 兩週內0-5人應徵
2021-12-02
瑞昱半導體股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
應徵條件: 1. 瑞昱強力招募符合111年度研發替代役資格人才。 2. 碩士以上之電子、電機、電信、電控等相關科系,並具下列任一條件者佳: a. 熟悉相關tools(Astro, Encounter, IC Compiler)者。 b. 熟悉IC後段設計流程, 具相關APR經驗及有興趣者。 c. 對於開發及推廣Physical Design Flow有興趣者。 d. 具程式設計(TCL,Perl,C/C++)能力者佳。
3天以前更新 兩週內0-5人應徵
2021-12-02
瑞昱半導體股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
應徵條件: 1. 瑞昱強力招募111年度應屆畢業之碩士、博士人才。 2. 碩士以上之電子、電機、電信、電控等相關科系,並具下列任一條件者佳: a. 熟悉相關tools(Astro, Encounter, IC Compiler)者。 b. 熟悉IC後段設計流程, 具相關 APR 經驗及有興趣者。 c. 對於開發及推廣Physical Design Flow有興趣者。 d. 具程式設計(TCL,Perl,C/C++)能力者佳。
3天以前更新 兩週內0-5人應徵
2021-12-02
Synopsys Taiwan Co., Ltd._台灣新思科技股份有限公司
  • 大學以上
  • 三年以上工作經驗
  • 待遇面議
As a Physical Design Consultant, you will be responsible for assisting our customers successfully tape out from Netlist to GDS by using Synopsys EDA tools. Your main focus will be in the areas of Synthesis, STA, design planning, place and route, parasitic extraction, and signal integrity analysis. You will be working as a member of the customer's IC design team, leveraging their experience and Syn
一個月以前更新 兩週內0-5人應徵
2021-11-04
Synopsys Taiwan Co., Ltd._台灣新思科技股份有限公司
  • 大學以上
  • 三年以上工作經驗
  • 待遇面議
As a Physical Design Consultant, you will be responsible for assisting our customers successfully tape out from Netlist to GDS by using Synopsys EDA tools. Your main focus will be in the areas of design planning, floorplanning, place and route, parasitic extraction, signal integrity analysis and prevention, IR drop/EM analysis and physical verification (DRC/LVS). A secondary focus will be in stati
一個月以前更新 兩週內0-5人應徵
2021-11-04
一零四資訊科技享有網站內容著作權 © 2001- 2021 104 Corporation All Rights Reserved