求職服務專線
台北 02-2912-6104 轉 2
   02-7703-3104 轉 2
意見回饋
廠商求才專線
台北 02-2912-6104
   02-7703-3104
台中 04-3700-6104
上海 86-21-50277104 轉 1
意見回饋
清除

最近查詢條件

    LOADING...
清除

職務類別

全部的工作機會

810 筆查詢結果

IC 驗證工程師

FULL_TIME
新竹市
美商芯湖科技股份有限公司台灣分公司
  • 大學以上
  • 工作經驗不拘
  • 待遇面議
Take care the IC verification, including block level and whole chip
一個月以前更新 兩週內0-5人應徵
2021-01-19

WLAN數位IC驗證工程師

FULL_TIME
新竹市
瑞昱半導體股份有限公司
  • 碩士以上
  • 一年以上工作經驗
  • 待遇面議
(1)MS degree or above with EE or CS background (2)1 year experience or above in IC design/verification (3)Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage (4)Good knowledge on Wireless communication or architecture. (5)TCL/Perl coding experience is a plus
一週以前更新 兩週內0-5人應徵
2021-02-26

數位IC驗證工程師M1

FULL_TIME
新竹市
瑞昱半導體股份有限公司
  • 大學以上
  • 三年以上工作經驗
  • 待遇面議
工作項目: Digital design verification, including direct test simulation, random test simulation and coverage report. 應徵條件: 1. 學士以上; 電機工程、電控工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2. 具3年以上數位設計、驗證或 CAD 相關經驗者為佳。
一週以前更新 兩週內0-5人應徵
2021-02-26

數位IC驗證工程師R1

FULL_TIME
新竹市
瑞昱半導體股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
工作項目: Verification for a CPU design project, which includes: * Responsibility for test plans, testbench documentation and implementation. * Use SystemVerilog language, SVA and UVM methodology for block and top level verification. * Apply formal property checking/formal verification methodologies * Understanding of the fundamentals of computer architecture 應徵條件: 1. 碩士以上;電機、電機
一週以前更新 兩週內6-10人應徵
2021-02-26

數位IC驗證工程師P1

FULL_TIME
新竹市
瑞昱半導體股份有限公司
  • 大學 碩士
  • 三年以上工作經驗
  • 待遇面議
工作項目: Design verification, UVM 應徵條件: 1. 大學以上;電機、電機與控制、資訊科學、自動控制、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 具3~5年design verification 相關經驗者為佳。 (MD1680021)
一週以前更新 兩週內6-10人應徵
2021-02-26

數位IC驗證工程師R2

FULL_TIME
新竹市
瑞昱半導體股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
工作項目: Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 3. Debug tests with design engineers to deliver functionally correct design blocks. 4. Close coverage measures to identify verification holes and show progress towards
一週以前更新 兩週內0-5人應徵
2021-02-26

CPU數位IC驗證工程師

FULL_TIME
新竹市
瑞昱半導體股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
Verification for microprocessor designs. Desired skills and experience includes: 1. Experience in processor design verification: test planning, testbench development, and documentation 2. Knowledge of assembly language, C/C++ and/or SystemVerilog 3. Knowledge of SVA or UVM methodology for block and top level verification 4. Formal property checking/formal verification methodologies 5. Proficiency
一週以前更新 兩週內0-5人應徵
2021-02-26

數位IC驗證工程師

FULL_TIME
新竹市
聯發科技集團_絡達科技股份有限公司
  • 碩士
  • 工作經驗不拘
  • 待遇面議
1. SOC整合驗證環境開發及維護 2. System level verification with SVA
3天以前更新 兩週內6-10人應徵
2021-03-03

數位IC驗證工程師

FULL_TIME
新竹縣竹北市
新唐科技股份有限公司
  • 碩士以上
  • 三年以上工作經驗
  • 待遇面議
Coding with Verilog or System Verilog, UVM, OVM. Better to know: Assertion language,OVL. Use experience with VIP, BFM, Formal verification, e-language.
兩週以前更新 兩週內0-5人應徵
2021-02-17
瑞昱半導體股份有限公司
  • 大學 碩士
  • 四年以上工作經驗
  • 待遇面議
工作項目: 1. 開發維護 in-house VIP 2. 支援產品線 IC 驗證計劃 工作地點:台南科學園區 應徵條件: 1. 大學、碩士以上;電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉 SystemVerilog 驗證語言和 perl 相關 scripts。 3. 熟悉 UVM 或 VMM methodology 。 4. 熟悉 PCIE/USB/SATA 等 protocol 。 5. 具4年以上 IC 驗證相關經驗。 6. 有 VIP 開發經驗者尤佳。
一週以前更新 兩週內0-5人應徵
2021-02-26

(DE)數位IC驗證工程師

FULL_TIME
新竹市
聯發科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
1. DSP處理器和相對應的周邊IP驗證環境開發 2. 從module, IP 到system的功能驗證及自動化環境 3. 設計測試pattern以對低耗電及效能做分析 4. Post-silicon 除錯 及 耗電/效能correlation
三週以前更新 兩週內0-5人應徵
2021-02-07
瑞昱半導體股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
應徵條件: 1. 瑞昱強力招募符合110年度研發替代役資格人才。 2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系,並具下列任一條件者佳: a. 熟悉C/C++、硬體描述語言(Verilog)和驗證語言(Vera/systemVerilog)。 b. 具IC設計經驗者佳。 c. 對通訊網路產品或程式設計有濃厚興趣者。
一週以前更新 兩週內6-10人應徵
2021-02-26
瑞昱半導體股份有限公司
  • 碩士以上
  • 三年以上工作經驗
  • 待遇面議
Key qualifications: 1. Master degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch Preferred qualifica
一週以前更新 兩週內0-5人應徵
2021-02-26
Western Digital_新加坡商西部數據有限公司台灣分公司
  • 大學 碩士
  • 工作經驗不拘
  • 待遇面議
Looking for ASIC Verification Engineer, responsible for • Development of ASIC verification and Validation plans • Development of C/UVM tests for ASIC verification and validation to achieve comprehensive coverage • Working with ASIC design and architecture teams to understand functionality of logic blocks of SSD controller • Comprehending "big picture" at the ASIC architectural and system lev
3天以前更新 兩週內0-5人應徵
2021-03-03
瑞昱半導體股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
應徵條件: 1. 瑞昱強力招募110年度應屆畢業之碩士、博士人才。 2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系,並具下列任一條件者佳: a. 熟悉C/C++、硬體描述語言(Verilog)和驗證語言(Vera/systemVerilog)。 b. 具IC設計經驗者佳。 c. 對通訊網路產品或程式設計有濃厚興趣者。
一週以前更新 兩週內0-5人應徵
2021-02-26
一零四資訊科技享有網站內容著作權 © 2001- 2021 104 Corporation All Rights Reserved