求職服務專線
台北 02-2912-6104 轉 2
   02-7703-3104 轉 2
意見回饋
廠商求才專線
台北 02-2912-6104
   02-7703-3104
台中 04-3700-6104
上海 86-21-50277104 轉 1
意見回饋
清除

最近查詢條件

    LOADING...

職務名稱

相關搜尋

清除

職務類別

全部的工作機會

105 筆查詢結果

APR工程師

FULL_TIME
新竹市
天鈺科技股份有限公司
  • 大學以上
  • 三年以上工作經驗
  • 待遇面議
APR, STA, physical verification
一週以前更新 兩週內0-5人應徵
2021-05-03

APR工程師

FULL_TIME
新竹市
聯發科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
1. 主要處理28nm及以下之先進製程 2. 負責後段APR flow 3. 需參與團隊, 合作完成專案 4. 需撰寫程式
一個月以前更新 兩週內0-5人應徵
2021-04-01

R-35 APR工程師

FULL_TIME
新竹縣竹北市
奕力科技股份有限公司
  • 大學 碩士
  • 工作經驗不拘
  • 待遇面議
Familiar with APR (ICC) flow from floorplan , power plan , placement , cts , routing , timing analysis and fixed , IR_Drop analysis , physical verification
6天以前更新 兩週內0-5人應徵
2021-05-05
聯詠科技股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
【研發替代役/預聘】APR工程師 工作內容: 實体設計流程開發與實作 1. APR physical design, including floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tapeout 2. APR physical design methodology development & automation 【研發替代役/預聘】APR工程師 職務條件: 碩士以上電子、電機、電信、電控、資工等相關系所,並具下列任一條件者佳: 1. VLSI CAD實驗室學生 2. 具數位設計晶片
兩個月以前更新 兩週內0-5人應徵
2021-01-27
安霸股份有限公司
  • 碩士以上
  • 工作經驗不拘
  • 待遇面議
1.VLSI Physical Design 2.Execute chip floorplanning, a variety of design closures on timing, signal integrity, power integrity, DFM as well as physical verifications. 3.Develop physical design flows/solutions on the cutting edge technology node.
4天以前更新 兩週內0-5人應徵
2021-05-07
就業情報資訊股份有限公司新竹分公司
  • 大學 碩士
  • 工作經驗不拘
  • 月薪 40,000 ~ 60,000 元
操作EDA軟體完成晶片實現, 包含 : • 電路元件規劃擺放,佈局與繞線 (Floorplan, Place and Route) • 時序收斂 (Timing closure) • 壓降分析與收斂 (IR-drop analysis and fixing) • 實體規則驗證 (DRC/LVS/ERC) • 設計變更 (ECO) • EDA Tools: DesignCompiler/Genus, DFTCompiler, ICC2, Innouvs, Formality/LEC, PrimeTime, Calibre, Voltus, Redhawk. * 有機會參與先進製程晶片開發 * 完善教育訓練與學長可請教,
4天以前更新 兩週內0-5人應徵
2021-05-07

APR實體設計工程師

FULL_TIME
新竹市
聯發科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
【職缺一】APR實體設計工程師 1. Working on advanced node design methodology, PD execution and sign-off 2. Develop advance clock tree structure 3. Able to handle complex APR with 500+ hardmacros 4. Project analysis in early stage 【職缺二】超大型SoC實體設計工程師 1. executing ultra-large scale SoC hierarchical physical design, in TOP level or GHz complex block level 2. Full experienced PD w
一個月以前更新 兩週內0-5人應徵
2021-04-01

APR Physical Design工程師

FULL_TIME
新竹市
聯發科技集團_達發科技股份有限公司
  • 大學 碩士
  • 三年以上工作經驗
  • 待遇面議
1. APR physical design, including floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tapeout 2. Requirement: a) Hands on whole chip APR physical design from netlist to DRC/LVS tapeout b) Familiar with Cadence Innovus & Synopsys ICC experience is required
一週以前更新 兩週內0-5人應徵
2021-05-04

APR實體設計工程師

FULL_TIME
新竹縣竹北市
積佳半導體股份有限公司
  • 大學
  • 五年以上工作經驗
  • 待遇面議
• Perform top level partitioning, budgeting, pin placement, IR analysis from floor planning to route. • Perform block level physical implementation and signoff including floorplan, pin placement, partitions, power grid, clock tree/mesh synthesis, routing, ECO, IR Drop, EM sighoff and physical verification signoff, top level timing signoff. • Develop physical design methodologies and automation scr
一個月以前更新 兩週內0-5人應徵
2021-04-06

APR實體設計工程師

FULL_TIME
新竹縣竹北市
香港商心創科技有限公司台灣分公司
  • 學歷不拘
  • 工作經驗不拘
  • 待遇面議
1. APR physical design, including floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tape-out 2. APR physical design methodology development & automation 3. Familiar with ASIC design flow 4. Familiar with Cadence Encounter & Synopsys ICC
兩週以前更新 兩週內0-5人應徵
2021-04-21

APR Layout 工程師/主管

FULL_TIME
新竹縣竹北市
昇瀚科技有限公司
  • 專科以上
  • 五年以上工作經驗
  • 月薪 120,000 元以上
1. APR physical design methodology development & automation 2. APR physical design, such as floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tapeout 3. Familiar with ASIC design flow 4. Familiar with Synopsys ICC / Cadence Encounter 5. Familiar with STA & LEC & DFT 6. Hands on APR design from netlist to DRC/LVS tapeout experiences. 7. Familiar with hierarchical and/or lo
兩週以前更新 兩週內0-5人應徵
2021-04-22
香港商鑫澤數碼股份有限公司台灣分公司
  • 大學以上
  • 二年以上工作經驗
  • 待遇面議
1.Perform Netlist-to-GDS design flow of SOC chip/SYS/Block. 2.TOP level floorplan, block partition, block integration, timing closure and tapeout. 3.Perform physical verification, including DRC, LVS, IR drop and DFM analysis 4.High speed IP implementation, DDR, GPU, CPU.
4天以前更新 兩週內0-5人應徵
2021-05-07
虹晶科技股份有限公司
  • 碩士
  • 二年以上工作經驗
  • 待遇面議
晶片實現工作項目 一、前端實體設計: a.熟悉電路合成技術(synthesis) b.熟悉時序分析&優化技術(STA) c.熟悉邏輯功能比對技術(Formal LEC) d.信号完整性分析(Signal Integrity) 二、後端實體設計: a.自動化佈局佈線(Auto Placement & Routing) b.版面佈局規劃&電源配置(Floorplan & Power Plan) c.功耗壓降分析&修正(Voltage Drop Analysis & Fixing) d.綜合時鐘樹&優化(Clock Tree Synthesis & Optimization
5天以前更新 兩週內0-5人應徵
2021-05-06
神盾股份有限公司
  • 碩士以上
  • 三年以上工作經驗
  • 待遇面議
工作內容: Physical design APR from netlist to DRC/LVS tape-out, including floorplan, power plan, physical synthesis, clock tree synthesis, routing.
一個月以前更新 兩週內0-5人應徵
2021-03-24
DIGWISE_崛智科技有限公司
  • 碩士
  • 工作經驗不拘
  • 待遇面議
1) APR hierarchical design flow. 2) Physical design project execution. 3) Responsible for physical verification including DRC, LVS and ESD checking. 4) Static timing analysis by using Synopsys PrimeTime. 5) Work Assignments. 6) Interdepartmental communication and collaboration.
1天以前更新 兩週內0-5人應徵
2021-05-10
一零四資訊科技享有網站內容著作權 © 2001- 2021 104 Corporation All Rights Reserved