104 人力銀行

RF IC Design Engineer (台北或新竹) 立積電子股份有限公司 本公司其他工作

工作內容

Analog, mixed-signal and/or RF design.

職務類別:
RF通訊工程師類比IC設計工程師
工作待遇:
面議
工作性質:
全職
上班地點:
台北市內湖區堤頂大道二段407巷20弄1號3樓 (內湖科技園區)
管理責任:
不需負擔管理責任
出差外派:
無需出差外派
上班時段:
日班,09:00~18:00
休假制度:
週休二日
可上班日:
一週內
需求人數:
2 人

條件要求

接受身份:
上班族、應屆畢業生
工作經歷:
3年以上
學歷要求:
碩士以上
科系要求:
電機電子工程相關
語文條件:
  • 英文 -- 聽 /中等、說 /中等、讀 /中等、寫 /中等
擅長工具:
不拘
工作技能:
不拘
其他條件:
1. 3 or more years of hands-on design experience in LNA (low noise amplifier), PLL (phase-locked loop), VCO (voltage-controlled oscillator), transceiver/receiver or other analog, mixed-signal and RF circuits. 2. Familiar with Cadence and/or ADS RF/analog design environment 3. Good knowledge in semiconductor device physics, IC layout and design flow 4. Good team work spirit with high responsibility 5. Others: Familiar with EM (electromagnetic) simulation or Verilog are good pluses

公司福利

本公司週休二日
1.保險:享勞保、健保、團保
2.節金:三節及生日禮金。
3.員工分紅(視公司營運狀況而定)
4.年度旅遊、社團活動
5.訓練進修補助
6.婚喪喜慶各項津貼補助

聯絡方式

聯絡人:
HR

瀏覽工作紀錄

104提醒:

求職應徵請準時赴約並注意安全。如有公司要求您交付提款卡及密碼、信用卡、銀行郵局帳號、身分證,及要求繳費、購買服務或產品等情事,請勿進行並速與警方反詐騙專線165聯繫。看更多>>