「【115年研發替代役】類比IC設計工程師(SerDes)-新店/竹北」的相似工作

1. MSEE is required. 2. Solid background in analog integrated circuits. 3. Knowledge of high speed serial link technology. 4. Familiar with SerDes PHY (USB, PCIE Express, SATA and Thunderbolt) and building block (DFE, CTLE, CDR, PLL and FFE transmitter). 5. Experience in design and simulation high speed transceiver is a plus.

1. SAR ADC / Current steering DAC/ SDM ADC/ DAC related 2. Analog Baseband related

歡迎2026年畢業並正在找尋研發替代役的同學申請! 職位選擇: Direction 1: Mixed Signal Design Engineer Direction 2: Mixed Signal Analog Circuit Designer What you’ll be doing: • Develop and implement high speed interfaces and analog circuits. You will have hands on experience taking innovative integrated circuit designs at data rates of 25Gbps and higher from concept through silicon characterization. • Help by defining circuit requirements and complete design from schematic, layout, and verification to characterization. • Conduct schematic design of deep-submicron CMOS technologies using Spectre, Hspice or like. • Take ownership for the architecture, transistor design and verification using industry standard EDA tools such as Cadence virtuoso. • Optimize circuit to meet the specifications for system performance. • Work closely with layout engineers by providing detailed floorplan and guidance for matching and high-speed routings. • Provide support for post-silicon bring-up and debugging. What we need to see: • Hold a Master of Science/Ph.D in Electrical Engineering, Computer Engineering or related field with strong analog design background • CMOS Analog / Mixed Signal Circuit Design Experience in deep sub-micron process (especially in FINFET) • Experience with design and verification tools (Cadence's IC design environment, analog circuit simulation tools like Spectre, HSpice, Finesim, XA) • Experience in crafting test bench environments for component and top level circuit verification • Behavioral modeling of analog and digital circuits • Strong debugging and analytical skills • Analog simulation for noise analysis, loop stability analysis, ac/dc/tran analysis, monte-carlo, etc. • Strong interpersonal skills and ability & desire to work as a great teammate are huge plus. 應徵方式: 請提供以下資料： • 英文個人履歷 • 學士+碩士成績單 (中英文皆可) 提交申請: 請將上述資料投遞至104，符合資格者將會收到進一步的聯繫通知。

此專區為符合2026年研發替代役及預聘者投遞，如非研替身分者，歡迎投遞創未來其他職缺！ ##職務類別 1. 硬體研發工程師-RF 2. 硬體研發工程師-Power 3. 系統驗證工程師 4. 元件工程師 ##工作內容 1. RF系統電路架構規劃及設計或系統電源電路(AC-DC/DC-DC/保護電路)、數位控制電路(MCU/FPGA)架構規劃及設計、元件電路板設計/繪製/量測/除錯 2. 電路板測試驗證及除錯檢討、環境測試(輻射測試/EMC測試/溫度測試) 3. 執行產品研發流程及技術文件產出 4. 協助系統規劃、整合、測試、分析與除錯 5. 與驗證部門合作進行環境測試 ##技能需求 1. 具電路 RF / Analog / Digital 電路設計經驗 2. 熟悉量測儀器使用，如SA / NA / SG等 3. 具備基礎焊接能力 ##應徵資格 - 2026年畢業之應屆畢業生 - 研究所以上電子/電機/電信相關科系畢業，專長於主動電路設計領域尤佳 - 欲應徵者請檢附成績單、論文摘要

▋ 關於德州儀器 德州儀器(TI)是位居類比晶片世界領導地位的半導體設計與製造公司，持續提供創新及頂尖的半導體技術與產品，協助客戶開發最先進的電子產品。除此之外，TI也針對在校學生及初入社會新鮮人設計完整的培訓制度與挑戰性的工作內容，並提供具競爭力的薪資與福利、完善的升遷管、輪調培訓計畫以及活潑與國際化的工作環境。 ▋科技菁英計劃 - TI 應用工程師輪調培訓計畫 有思考過RD、IC設計之外的另一種職涯可能嗎? 喜歡與人互動並充滿挑戰的工作卻又擔心新鮮人無法立即上手嗎? 別擔心! TI針對FAE新鮮人提供海內外全面且扎實的系列培訓課程， 透過課堂及工作日常的任務的學習，您將具備FAE應具備的各項知識與技能，在客戶面前成為專業與自信的FAE！ 另外，TI亦提供完整的輪調計劃，透過給予新人不同職務內容的學習， 使其能在公司有更多成長及發展的機會。 ▋ 應用工程師職務說明 >>在TI做FAE，您可以… • 參與FAE完整培訓計畫，包含1對1 coach、豐富教育訓練資源 • 與全世界技術專家合作，參與跨國會議及海內外輪調計畫，在國際舞台成長 • 接觸TI多元產品線，包含熟悉的#消費性電子、時下最夯的#車用電子 ，以及工業用等產品，共超過8萬顆產品，學無止境！ • 透過專案及團隊合作，快速累積技術硬實力及溝通軟實力 • 享受開放扁平的組織氛圍，不論是專業領域或職涯發展，都能夠勇敢表達 • 走出多元職涯，不論是技術導向的技術專家(technical ladder program) 或是領導團隊的用人主管，TI提供暢通的升遷管道讓您有機會被全世界看見 >>FAE在做什麼 作為“Technical Expert”，與Technical Sales Engineer併肩合作，了解客戶的技術需求、解決客戶的技術痛點，將TI產品特性與客戶系統需求聯結起來。運用產品選擇、系統、實現和調試方面的技術能力，從而實現業務目標。 • 積極與客戶建立關係，及時掌握客戶開案訊息，進而瞭解其需求與系統設計，推展TI的產品讓客戶的設計更有市場競爭力。 • 透過TI全球技術資源，提供專業技術服務，解決TI產品應用在客戶系統上的技術問題，協助客戶順利導入量產。 • 了解TI系統及產品，並研究同業競爭的狀況，反應客戶需求及市場資訊給研發團隊做為未來產品開發的參考。 看更多徵才資訊與FAE工作介紹=> https://www.facebook.com/texasinstrumentsTW/videos/1382188632429211 歡迎至https://www.cakeresume.com/resources/texas-instruments?locale=zh-TW 看更多內容 #R&D外的另一種選擇 #IC Design的另一種選擇 #結合技術及與人溝通 #探索不同產品之技術與應用 #走出多元彈性的職涯 #年薪(含紅利)百萬起跳 ▋ 面試準備: • Phone interview: 1. 對德州儀器及此職務的了解: o 針對德州儀器的業務範圍或是德州儀器在台灣的業務發展 2. 投遞動機 o 針對此職務為什麼想要投遞 o 對職務的了解程度 o 未來工作發展方向 • 第一關面試準備: 1. 英文自我介紹 2. 簡報(碩論題目或是DC/Amplifier介紹) • 第二關面試準備: 1. 針對工作內容了解 2. 職涯發展方向 3. 情境考題

歡迎2026年畢業並正在找尋研發替代役的同學申請! Direction 1: System Design Power Validation Engineer Direction 2: PCB Layout Engineer Direction 3: System Application Engineer Direction 4: System Engineer, Enterprise What you'll be doing: • Collaborate with system design, hardware, and power engineering teams to participate in end-to-end design, validation, and optimization of hardware products (such as GPUs, AI accelerators, server platforms, etc.) • Responsible for circuit schematic design and PCB layout using EDA tools (such as Altium, Cadence, Mentor Graphics) for multilayer high-speed board design and optimization • Perform PCB design reviews, assist in resolving signal integrity, power integrity, EMI/EMC issues to improve design quality and manufacturability • Participate in board bring-up, debugging, power testing, and performance validation of hardware prototypes, helping to ensure optimal power efficiency under varying operating conditions • Write and maintain design, validation, and test documentation, including but not limited to design specifications, validation reports, and test plans • Work closely with cross-functional teams to continuously improve design processes and enhance product innovation and competitiveness What we need to see: • Hold a Master of Science/Ph.D in Electrical Engineering or related field • Familiar with circuit schematic design and PCB layout processes, and basic proficiency with EDA tools (such as Altium, Cadence Allegro/OrCAD, Mentor PADS, etc.) • Strong interest in power management, DC-DC converters, signal integrity, and high-speed digital design is a plus • Good debugging, analysis, and problem-solving skills; able to work independently or within a team to resolve design and validation challenges • Good command of English for reading technical documentation and communication • Proactive, eager to learn, and passionate about the latest electronics and AI hardware technologies 應徵方式: 請提供以下資料： • 英文個人履歷 • 學士+碩士成績單 (中英文皆可) 提交申請: 請將上述資料投遞至104，符合資格者將會收到進一步的聯繫通知。

Hands-on experience in the design and development of at least one of the following analog circuits: ADC, DAC, PGA, high-speed analog driver, PLL, or SerDes.

歡迎2026年畢業並正在找尋研發替代役的同學申請! 職位選擇: Direction 1: Physical Design Engineer Direction 2: ASIC Physical Design Engineer Direction 3: DFX Engineer Direction 4: CAD Tools Development Engineer Direction 5: Design Verification Engineer What you’ll be doing: Key Domains: • Physical and ASIC Design Implementation • Backend and Layout Optimization • Design-for-Excellence (DFX: Test, Manufacturability, Debug) • Development of CAD/EDA Automation Tools • Functional and Formal Design Verification What we need to see: • MS degree from EE/CS or related majors from a prestigious university. • Good knowledge in digital circuit design. • Experience in using Verilog HDL. • Experience in various EDA tools. • Fluent in English reading and writing. • Self-motivated, good team player. Ways to stand out from the crowd: • Proven ability to work independently as well as in a multi-disciplinary group environment • Good command of C/C++ or Verilog programming language. • Familiar with Perl/Python/Tcl/Shell scripting 應徵方式: 請提供以下資料： • 英文個人履歷 • 學士+碩士成績單 (中英文皆可) 提交申請: 請將上述資料投遞至104，符合資格者將會收到進一步的聯繫通知。

1. SAR ADC / Current steering DAC/ SDM ADC/ DAC related 2. Analog Baseband related 3. 據有類比整合相關經驗佳

我們專注於能源晶片與深度演算法的融合創新，誠徵類比IC演算法工程師，將傳統的手工類比設計流程轉化為自動化的智慧演算法，讓電路設計更高效、更穩定，推動類比設計的未來。 你將負責： 開發電路拓撲分析演算法 設計 sizing 最佳化演算法（基於 gm/Id methodology 等） 將手工設計流程轉化為程式化流程 協助建立類比IC設計自動化工具 與軟體團隊合作進行演算法驗證與優化 熟練使用 Vibe Coding 工具（Cursor、Github Copilot、Claude… 等）更佳 我們期待你具備： 類比IC設計實務經驗 熟悉運算放大器、ADC/DAC、電源管理電路等拓撲設計 精通 SPICE 模擬與電路參數萃取 深度理解 sizing methodology（如 gm/Id 設計法） 能清楚闡述設計 trade-off 與電路原理 加分條件： 具備 Python 程式能力 有將手工設計方法轉換為程式實現的經驗 具備統計分析能力（Monte Carlo / corner analysis） 有 EDA 工具 API 開發經驗 熟悉圖論演算法與資料結構 如果你熱愛把設計方法變成程式，並用演算法重新定義類比IC設計的可能性，歡迎加入我們！

Responsible for developing custom IP for SoC design from specification definition, circuit design to testing, and familiar with component and process characteristics.

此專區為符合2026年研發替代役及預聘者投遞，如非研替/預聘身分者，歡迎投遞創未來其他職缺！ ##職務類別 1. 數位IP設計工程師 2. 數位前端整合工程師 3. 數位電路FPGA整合設計工程師 4. 韌體工程師 5. 數位訊號處理演算法工程師 ##工作內容 1. 應用於雷達、數位感測、衛星通訊之訊號處理數位IP設計。 2. 數位IP架構設計與實作。 3. FPGA數位系統開發與整合合成優化。 4. 微波、類比電路控制、校準設計韌體實作 。 ##技能需求 1. 具數位訊號處理經驗。 2. 具備數位電路設計經驗。 3. 熟悉Verilog/VHDL、TCL等。 ##應徵資格 1. 2026年畢業之應屆碩/博畢業生。 2. 研究所以上電子/電機/電信/通訊相關科系畢業。 3. 欲應徵者請檢附成績單、論文摘要。

1. 觸控IC、TDDI或指紋辨識 IC 開發經驗 2. ADC或sensor IP 開發經驗 3. TFT-LCD或OLED Display driver IC 開發經驗 4. Charge pump、LDO、Source driver、Gate driver、High speed interface、OSC、BGR 相關開發經驗 5. 工作地點：【台南、新竹、台北】 以上其中任何一項相關者佳。

【產品線描述】 高速傳輸 (USB4.0、DisplayPort、PCIe) 電路設計 (High Speed Serdes, Rx/Tx/Clocking, CTLE, DFE, CDR, PLL) 【工作說明】 高速介面、混合訊號類比電路設計 工作內容包含下列項目: 1. CDR architecture design (1/N-rate, DLL-based, PLL-based, PI-based)、DeMux 2. Adaptive CTLE/DFE 3. High speed ADC / Time-Interleaved ADC design 4. RF circuit related / EM related 5. PLL circuit/architecture design 6. High speed transmitter with FFE、P2S 7. High performance oscillator design (Ring/LC) 8. Impedance matching design 9. Circuit calibration techniques & flow 10. SerDes system behavior modeling & analysis 11. Chip Integration & Verification 【必要條件】 1. Master of Science / Above degree in Electrical Engineering, strong mixed-signal design concept. 2. 2-years above experience. 3. Familiar with design and simulation tools (Cadence's design environment, Circuit simulation : Spectre, HSpice, Finesim). 4. Strong debugging and analytical skills. 5. Clear communication skills and team work ability are necessary. 備註：上班地點為「台北」或「竹北」或「竹科」

【成為円星人】 円星科技由一群專業與充滿熱情的夥伴創立於2011年，為積體電路矽智財設計服務業之新秀，秉持著『成為半導體業最值得信賴之IP公司』的願景，追求永續經營與成長。 誠摯歡迎您成為円星人，加入我們，站上國際舞台！ 一起共同打拚，以精品文化之精神，創造價值，追求卓越！ 【職務簡介】 M31主要業務為向 IC 設計業者和晶圓代工廠授權 IP，此職務為負責IO電路設計相關之職缺。 【將負責的工作內容】 1. ESD/Latch-up防護設計與驗證 2. I/O電路設計 (Fail safe, Tolerant, Cascade) 3. 高速IO 電路設計 (DDR, ONFI, SDIO) 4. LDO/POR/VDT 電路設計 5. XTAL oscillator 電路設計 6. Analog circuit, IO, PISI, ESD Basic/Advanced Knowledge 【條件與特質】 1. Analog circuit, IO circuit design and simulation 2. 擅長工具-SPICE, Virtuoso 3. 有IO 相關工作經歷3年以上, Analog/IO Basic/Advanced Knowledge 如果您有以上相關經驗且對此職缺有興趣，歡迎投遞您的履歷！

1. Main responsibility is to design analog IPs in MCU such as adc/dac, pll, osc, por, ldo 2. 具備DC-DC Converter, Buck相關電路設計 2. Responsible for analog IP design, verification plan, test plan, document 3. Communicate with system, layout and digital engineer to ensure high quality --------------------------------------------------------------------------------------- 雅特力科技創立於2016年，為智原科技子公司。 【Artery雅特力】即將在台上市的IC設計公司，主要產品為32bit ARM core base MCU 公司網址：https://www.arterychip.com 關於雅特力：https://www.104.com.tw/company/1a2x6blojm

1.熟悉數位電路設計及驗證流程 2.熟悉PC架構以及周邊電路設計者尤佳 3.具FPGA經驗 4.Low Power 電路設計 5.溝通能力佳,和其他團隊互動良好

1.通訊系統軟體維護 2.通訊協議軟體設計

Digital IC design engineer - Familiar with Verilog RTL coding - Familiar with digital design flow (pre-layout simulation, timing constraint, synthesis, post-layout simulation) - Will be working on high speed Serdes IPs - Experience or interest in all-digital PLLs or clock-data recovery circuits is a big plus

1. Project integration support & implementation, to deliver qualified nestlist from RTL. 2. preSTA/SYN/LEC/postSTA/etc. EDA flow execution and enhancement 3. Timing & power closure 4. Schedule control, netlist optimization, flow coordinator