「Layout工程師」的相似工作

1. Analog mixed signal IC layout 2. 熟悉IC Layout tool

1. 高速以及高頻訊號多層板(16層)的PCB layout。 2. 電子元件symbol與footprint檔建立，維護資料庫及完成相對應文件，設定layout判斷條件、走線規範、擺件、線路優化。 3. 與硬體設計、機構與熱流工程師討論合作完成佈局修改。 4. 產品相關文件，Gerber產出，EBOM，MBOM。 5. 協助有關PCB設計、生產工藝、PCBA與元件備料等各項工程問題。 6. 併板、Gerber產出，與PCB板廠溝通PCB製作細節。 7. Design Rule以及Layout Review規劃及檢查機制建立。 8. 完成主管交付任務。

擴大規模，大量徵才 1.專業Full Custom IC layout 2.對IC Layout 有興趣者, 須具有清晰之 邏輯觀念

##工作內容 1.電子元件PAD、DRA檔建立，維護資料庫及完成相對應文件。 2.依據硬體設計工程師所提供的Schematics進行元件放置以及PCB佈局。 3.依據電磁模擬工程師所提供的設計進行 PCB 佈局的修改。 4.與機械工程師配合、輸出圖檔。 5.併板、 Gerber產出，與板廠溝通 PCB製作細節。 6.完成主管交付任務。 ##技能條件 1.熟悉Allegro PCB Designer軟體。 2.具電路、元件封裝、散熱等基本知識。 3.具備傳輸線、匹配、EMC等基本概念。 4.良好的溝通協調能力。

1.PCB Layout design, 須專精Allegro軟體 2.熟悉burn in board PCB設計 3.客戶技術溝通協調 4.產出PCB生產文件，建立並維護元器件的零件庫 4.視工作表現而定，額外提供每月點數獎金 5.表現優秀，培養二年後年薪可破百萬

1.Analog and mixed mode circuit layout and verification 2.Co-work with designer for layout floor planning,routing and physical verifications 3.command file maintain

Layout Design 協助專案佈線,文字面等後續處理事宜

1. Analog mixed signal IC layout 2. 熟悉IC Layout tool 3. 熟悉先進製程

analog and digital circuit layout繪製

主要職責 1. Layout設計與實作 根據電路圖（schematic）進行analog/mixed-signal或digital layout佈局設計 執行模組層級（block-level）與頂層（top-level）layout整合 負責元件placement、routing、floorplan與metal layer規劃 2. DRC/LVS檢查與修正 使用EDA工具執行設計規範檢查（DRC, LVS） 修正版圖與設計間的不一致，確保layout正確無誤 執行ERC（Electrical Rule Check）、ANT（Antenna Check）等檢查 3. 協同工作與設計優化 與電路設計工程師合作進行版圖最佳化（例如降低parasitics、改善matching） 針對layout提出建議以達到功耗、面積與性能的最佳平衡 4. 製程與封裝考量 根據製程規範（Design Rule）進行設計，考量DFM（Design for Manufacturability）與封裝需求 了解不同foundry的PDK（Process Design Kit）限制與應用

類比/馬達/電源管理 IC Layout

1. 與客戶端進行技術/工程規格之討論與需求確認 2. 依客戶需求繪製電路圖 3. 依電路圖需求進行 PCB layout 4. 產出製作檔案給廠商，並討論工程問題 5. 協助專案產品除錯與功能驗證 6. 完成其他主管交辦事務 7. 需視案件時程彈性加班，確保專案進度與品質

(1)Probe Card MLO/Carrier載板案件製造評估。 (2)與製造單位溝通廠內DFM(製程能力表)。 (3)疊構設計評估。 (4)BGA Pin Definition評估 (5)高速訊號/一般IO/電源 Layout Routing (6)BOM及Gerber產出。 *無經驗可(有MLO/載板設計經驗或有濃厚興趣者尤佳)。 *有Allegro Orcad/PCB Designer/APD+/CAM軟體操作經驗一年以上者優先面談。 *有PISI模擬經驗者優先面談 *細心沉穩、配合度高、情緒管理能力好、學習意願高者尤佳。 日班 08:30-17:30/中班 13:00-21:30 班別可選擇

歡迎對象： 1. 擁有電路佈局設計 (IC Layout) 相關經驗一年以上者 2. 對電路佈局設計 (IC Layout) 有興趣者 3. 相關科系，或非本科系都可 職務內容： 1. 熟悉 Layout Edit Tool 的操作 2. 熟悉 Physical Verification Tool 的操作 3. 負責 IC 電路佈局、優化和驗證 4. 確保 IC 佈局符合 Circuit Designer 設計需求及產品、製程等規範

需有Substrate Layout 相關經驗。

1.對類比IC Layout 有興趣者, 英文中等以上佳, 歡迎非本科系 2.無工作經驗可 3.相關科系.有英文相關證照者佳 4.流利英文對談優

1. 需具備類比IC Layout、BCD Prcoess整合經驗。 2. 需負責全晶片整合佈局和驗證 3. 熟悉Virtuoso, Laker, Calibre使用 4. 此職務上班地點在新竹辦公室

1.Layuot設計，PCB發包製作，SMT/DIP發包製作。 2.研究製作PCB產品相關分析與報告。 3.協助技術文件編寫。 Job Description 1.Layout design, PCB outsourcing and production, SMT/DIP outsourcing and production. 2.Research and create analyses and reports related to PCB product manufacturing. 3.Assist in the preparation of technical documents.

1. 領導、管理團隊 2. 熟悉 Layout Edit Tool 的操作 3. 熟悉 Physical Verification Tool 的操作 4. 負責 IC 電路佈局、優化和驗證 5. 確保 IC 佈局符合 Circuit Designer 設計需求及產品、製程等規範

在Gemini (APU) 晶片系列的設計中,做類比與數位IC佈局(Layout)和DRC, ERC, ANT, LVS之驗證, 該系列的晶片可提供高效率且廣泛的AI應用