5/03 類比硬體工程師/A630(林口)

致茂電子股份有限公司

其他電子零組件相關業

桃園市龜山區

經歷不拘

碩士

1.相關類比硬體、DC電源、電壓電流量測等相關系統電路之架構、技術及產品開發設計。 2.系統控制迴路分析及設計、相關模組及系統整合設計。

0~5人應徵

5/02 EE工程師/高級工程師(電腦周邊設備)

台灣立訊精密有限公司

其他電子零組件相關業

桃園市楊梅區

2年以上

碩士

1.無線裝置(Bluetooth) / Keyboard / Touch Pad 電路設計、測試、Layout Review 2.MCU 電子回路設計 / EMC改善 3.協助生產部門/供應商問題分析、解析 4.協助Prototype製作、性能驗證 5.具有PCB Layout 相關經驗 6.英文能力佳優先考慮

0~5人應徵

1. 元件特性量測、失效分析及可靠度分析技術開發。 2. 第三代半導體文獻及專利蒐集、閱讀與分析。 3. 第三代半導體新製程、元件結構與技術開發。 4. 專案執行書面、口頭報告與撰寫專利初稿。力拓半導體專注於碳化矽以及氮化鎵的材料以及元件等相關應用之開發，於桃園的研發總部主司智財與技術相關的規劃與布局，研發工程師主要職掌包含: 智財開發(IP Development)、半導體技術研發、製程技術研發。公司已經在碳化矽的元件設計，以及材料處理上取得多項專利，本職位將負責把公司的製程，技術，研發成果等項目申請成為專利，並協助討論開發新材料或製程等可行性，參與公司其他需要研發或工程項目改進之討論，以及其他主管交辦的業務。無經驗可(研究所論文與第三代半導體相關者優先考慮)，有半導體製程經驗，或專利相關工作經驗者佳。

大於30人應徵

4/29 [Server]FPGA研發工程師(桃園)

Inventec_英業達股份有限公司

電腦及其週邊設備製造業

桃園市桃園區

經歷不拘

大學

1. FPGA加速應用系統整合開發與驗證 2. IP開發/驗證/整合 3. 產品除錯與分析支援

11~30人應徵

4/29 【2024年研發替代役】LTCC射頻元件設計工程師

千如電機工業股份有限公司

其他相關製造業

桃園市楊梅區

經歷不拘

碩士

1.需利用HFSS模擬軟體、ADS電路設計分析開發設計LTCC射頻元件新產品並量測其高頻特性。 2.其他主管交辦事項。 ※※※未具備113年度研發替代役身分者請勿投遞※※※

0~5人應徵

5/03 類比硬體工程師/6110(林口或高雄)

致茂電子股份有限公司

其他電子零組件相關業

桃園市龜山區

經歷不拘

碩士

你是否厭倦了一成不變的產品開發工作? 對於技術的停滯感到不安? 「創新技術研發中心」集結了光學、機構、電力電子、類比、數位、演算法、韌體、熱流…等各領域菁英，持續關注業界新趨勢的脈動並專注於前瞻性核心技術的研究，以促成公司發展具精準、可靠、獨特性的世界級產品。在這裡我們常和各領域高手一起腦力激盪，既發揮長才更同時拓展橫向知識，也可透過產學研合作與外部各領域專家密集互動，更可感受到同僚間相互尊重、關心、協助與分享。如果你熱愛研發工作，喜歡創新求變，無畏技術研究的挑戰，歡迎一起加入我們的行列。具體工作內容如下: 半導體元件分析與量測模組(SMU)研究開發 1.高速類比放大器、高精度電性量測電路之架構評估、分析與設計 2.系統控制迴路分析與設計 3.半導體電性量測相關技術研究

6~10人應徵

5/03 類比IC設計工程師-Analog Design Engineer

翊傑科技股份有限公司

IC設計相關業

新竹市

經歷不拘

大學

Description of Talent Job Requirement職務說明 1. 5+ years experiences in ASIC/SOC mixed-signal circuitry design is a plus 2. Experienced on any multiple design of following analog IPs: IO, band-gap, DLL, PLL, POR, Comparator/Amplifier, ADC,DAC analog circuit design, modification, testing/,validation. 3. Familiar with IO　circuit design, Latch up/ESD protection mechanism , signal integrity quality control ,power , and IR drop 4. Familiar with Analog, memory IP, special circuitry library cell behavioral model 5. Solid discipline to perform flow of Analog design, layout plan and layout review, post-sim, modification for target and margin 6. Familiar with analog design flow and analog IP integration on SoC, power plan, performance ,cross talk is a plus 7. Experience with SoC failure mode on EMMI/ORBICH methodology and debug strategy 8. Familiar analogy IP behavior model and timing lib creation or modification for SoC integration is a plus 9. Good team work and new technology learner spitits 10. English communication capability is a must 11. Able to write design document , test report and failure analysis report structurally in English and Chinese

6~10人應徵

5/03 【2024研發替代役/預聘｜校園徵才】RD Team_Analog Layout Engineer_類比IC佈局工程師 (台北)

MPS_芯源系統有限公司

IC設計相關業

新北市汐止區

經歷不拘

大學

Job Summary: Layout Engineer will work directly and indirectly with Design / CAD / Layout Manager in development of Mixed-Signal and Analog Integrated Circuits. Individual will perform job professionally and independently. The following are the requirements for this job function. Essential Functions: • Layout Schedule Estimation • Device Placement on block level according to matching requirements • Block implementations on Top Level • Signal matching / sensitive nets shielding technique • Pad / ESD rule and routing / connection • Database DRC & LVS verifications • Chip Tapeout in accordance with company's Tapeout Procedure • Positive Attitude Qualifications: • Layout experience in Analog and/or Mixed-Signal Circuit Design • Ability to do chip plan, estimate die size and project schedule • Ability to resolve DRC & LVS data verification and tape out chip independently • Familiarity with fundamentals of analog processes • Experience with Cadence and/or VIRTUOSO tools preferable