5/07 資深IC佈局工程師-日本
- 金芯科技有限公司
- IC設計相關業
- 日本
- 5年以上
- 專科
日語N1,需長駐日本 具Analog and Digital IC Layout 五年以上經驗者,有APR經驗者尤佳。 (2)熟Virtuoso 、Laker 、Calibre操作。
日語N1,需長駐日本 具Analog and Digital IC Layout 五年以上經驗者,有APR經驗者尤佳。 (2)熟Virtuoso 、Laker 、Calibre操作。
呃拍謝,搜尋結果好像很少
可以嘗試調整條件、或看看你專屬的推薦工作
Working experience in PC industry or IC industry Language: TOEIC scores at least 800, or TOEFL iBT compatible Strong excel skill: Macro Work carefully on details Good team player and strong on coordination
※機械設計オープンポジション※ 【必須条件】 ・日本語N2以上 ・機械設計経験をお持ちの方(目安として3年以上) 【給与】 依個人能力及表現 想定年収800万円~1400万円 ========================= ※電装・回路設計オープンポジション※ 【必須条件】 ・日本語N2以上 ・何かしらの電気や、回路設計のご経験をお持ちの方 【給与】 依個人能力及表現 想定年収800万円~1400万円 ========================= ※化学系開発・研究オープンポジション※ 【必須条件】 ・日本語N2以上 ・化学系の研究開発又は、材料検討、工法開発等のご経験をお持ちの方 【給与】 依個人能力及表現 想定年収800万円~1400万円 ========================= ※装置の開発設計※ 【必須条件】 ・日本語N2以上 ・駆動部を有するメカ設計業務経験 (5年以上目安) 【歓迎条件】 ・半導体製造装置の設計経験 ・ FAやロボットなどの機械設計・機構設計の経験 ・ 機械装置における位置決め・光学の設計経験 ・ 工作機械設計、加工機械設計経験 【給与】 依個人能力及表現 想定年収800万円~1400万円 ========================= ※新規レーザプロセスエンジニア※ 【仕事内容】 ・お客さまとコミュニケーションを取りながら、必要な精度や加工品質を明確化し加工結果を実現 ・高精度性、高速加工性、高品質性(熱影響や加工歪を抑制すること)にポイントを置いた加工手法・評価方法の追求 【必須条件】 ・日本語N2以上 ・理系出身で、半導体業界での実務経験、もしくはレーザーや光学に関する知見をお持ちの方 【歓迎条件】 ・語学力(英語、中国語、韓国語) ・顧客折衝経験 【給与】 依個人能力及表現 想定年収750万円~1300万円 ●歡迎登錄「PERSOL TAIWAN」應徵更多職缺● www.persoltw.com ※因每個招募案件進度及需求不同,恕無法一一聯絡,感謝您的配合。
1. Whole chip integration 2. Control project schedule 3. Troubleshooting with layout engineers 4. Familiar with various IC layout and verification tools
この職務は、Acerpure ブランドと製品のプロモーションを最大化する責任があります。市場情報と社内リソースを統合し、市場調査、製品ポジショニング、戦略立案、他部門との調整を含む業務範囲をカバーする。 仕事内容: 1. 台湾本社との連携 2. 販売戦略を立案するための市場調査(データ収集、店舗訪問、商談会への参加)を行う 3. 部門内の情報共有(商品資料作成、営業提案、和訳など) 4. 在庫管理に注意し、Sell in/thru/outを意識する 5. 営業チームやパートナーと緊密に連携し、ビジネスを拡大する 6. マーコムチームとの製品マーケティング活動の企画・実行 7. チームワークを発揮し、マネージャーに報告する
1.Analog layout。 2.Full Customer Layout。 專業技能及擅長工具: 1. Analog and Digital IC Layout 2. Laker Tool and Virtuoso Tool 3. Calibre verificaiton Tool 4.熟悉Cadence PDK Flow、Synopsys APR Flow 及 TSMC 55nm PROCESS
IC Analog / Digital Full Layout Whole chip integration