《AD-08》高壓元件設計工程師
- 新竹縣寶山鄉
- 1年以上
- 碩士
1. 高壓元件(MOSFET、IGBT、GaN、SiC) 或 HV Protect ESD 設計開發 2. 高壓元件及ESD 電性量測收集與FA 分析 3. 支援類比電路 AIP 設計維護
1. 高壓元件(MOSFET、IGBT、GaN、SiC) 或 HV Protect ESD 設計開發 2. 高壓元件及ESD 電性量測收集與FA 分析 3. 支援類比電路 AIP 設計維護
Join us in the development of Pegasus, our next-generation massively parallel DRC (Design Rule Check) product! Your role will be analyzing how our EDA tool, Pegasus, performs in customers’ most complicated IC designs, studying the culprit of tool misbehavior and performance bottlenecks, and propose enhancements based on your observations at customer site. Along the way, you will be trained to evaluate a tool not just by 1 or 2 core algorithms, but by the infrastructure design, the whole program flow, and the interaction between software and hardware. To apply for this position, you will be required to • Be familiar with C++, Python, or any other object-oriented programming language. Prior experience of developing large project is a plus. • Have good English reading and writing skills, so you will be able to communicate your thoughts and findings with R&Ds located at other sites around the globe. In 3 years, we hope you will … • Gain a bird’s-eye view of Pegasus’ infrastructure, including its pipelined-stream technology and distributed computation, and how to optimize it in user’s environment. • Be able to share technical details of Pegasus with colleagues from other departments (product engineers, QA engineers, etc.) • Be a team player!
針對人工智慧、駕駛輔助及高性能運算等應用之晶片系統進行設計與實作,工作內容如下說明,歡迎具備任一專長者投遞履歷 1. AI加速器硬體架構效能分析、系統模擬 2. AMBA相關匯流排 IP 整合設計、系統晶片模擬驗證 3. 硬體語言設計與數位邏輯合
研究所以上電子、電機、資工相關系所組畢。 職缺需求: 1. Familiar with Verilog, Perl, synthesis flow and FPGA flow. 2. Familiar with HW/SW co-simulation flow. 3. Chip architecture, clock tree planning and low power design.
1.評估國外機構晶片下線服務需求與服務辦法。 2.可配合協助國內外製程下線服務業務。 3.協助製程資料及矽智財申請。 4.協助提供國外當地學界晶片下線服務並提供基本支援。
工作內容 Sample management 客戶工程様品進銷存廢管理 專案支援溝通協調 工作條件: 國內外大學資管、企管、商管相關科系畢。英文佳。 If they are good to use excel/power BI to generate project report will be plus. 電子科技相關行業專案支援工作經驗3年
美商GPU 晶片大廠誠徵以下兩個職位,此為一年一聘,直接談年薪(除以12個月即為月薪) 一加入即享有特休,想加入全球知名晶片公司趁現在! 職缺一: Validation Engineer 1. 3~5年Validation年資 2. 有
1. 前瞻製程晶片實作環境驗證與下線服務。 2. 前瞻製程Full-custom 技術諮詢與實務課程。 3. 全客戶式前瞻製程教學套件範例設計與技術諮詢。 4. 主管交辦事項。
【本職缺僅接受新唐科技招募網站投遞】 請至新唐科技招募網站投遞個人履歷表,此職缺履歷登錄網址:https://jobs.nuvoton.com/ 數位晶片開發設計 1. 熟悉 8051/CR16/ARM Cortex M 系統架構 2. 電腦週
1. 根據ASIC需求規格提出可行性分析及電路架構 2. Analog或Mixed mode 晶片設計與模擬 3. 提供layout engineer佈局規劃與指引 4. 提供模擬報告,協助客戶確認設計符合需求規格 5. 制定
數位晶片設計,混合信號介面整合。 1. RISC-V系列產品 2. Ant8系列產品 3. Table Speech系列產品 4. GateDrive Digital Part系列產品
Solutions:提供各種商用顯示及電競螢幕的控制晶片 【工作說明】 電視/手機/攝像 相關晶片設計,負責影像視訊處理相關功能的硬體設計、架構規劃等. 1. 影像處理 IP 的硬體設計. ( AI 加速器, Noise reduction,
工作技能:撰寫硬體語言程式、數位晶片產品開發、數位電路分析設計、數位電路驗證、FPGA。 擅長工具:Verilog、C、Python、Perl、TCL、EDA、FPGA、RTL、EDA tool: NC-Verilog、Synopsys DC、
1. 熟悉Verilog與FPGA環境與操作,能開發prototype。 2. 具備USB/PD/DP/HDMI等protocol設計相關。 3. 有高速介面設計經驗佳。 4. 具備Synthesis, STA, Formal
1. 參與制定類比電路晶片的設計規格; 2. 依類比晶片設計規格設計晶片系統模組及電路架構,以及系統模擬、驗證; 3. 依晶片模組設計電晶體級電路,設計、模擬、驗證各模組,書寫模擬報告; 4. 規劃Layout佈局,指導及協助Layout工程師完
1. 依類比晶片設計規格設計晶片系統模組及電路架構,以及系統模擬、驗證; 2. 依晶片模組設計電晶體級電路,設計、模擬、驗證各模組,書寫模擬報告; 3. 規劃Layout佈局,指導及協助Layout工程師完成Layout佈局, 4. 曾自行驗證
,DisplayPort及PCI Express高速介面控制晶片 【工作說明】 1. 高速介面控制晶片設計 (a) USB4/USB 3.2 Host/Device/Hub Controller (b) PCI Express Device/
Verilog,晶片設計及模擬,具下線經驗者 2.專長於數位電路設計 in Display, Signal Processing, MCU, Controls 等應用領域者尤佳。 立錡科技實習,培養您職場必備的軟實力與硬實力,歡迎對數位開發有興趣的學生投遞此
## Job Description: - Design SatCom and Radar transceiver building blocks in CMOS or III-V process. - The building blocks assigned will be based on candidate's experiences and professional knowledge and corporate needs. - Communicate with system team regarding architecture requirement and block-level spec. - Communicate with EM team with EM design and simulation. - Communicate test team with RF testing setups and bug fixing. - Possible building blocks of our interests include Power Amplifiers / Low Noise Amplifiers / RF Mixers. ##Skill: - Familiar with Cadence Virtuoso schematic editor/ADE/MMSIM/layout flow. - Familiar with calibre DRC/LVS/PEX verification flow. - Familiar with RF verification and debugging. - Experience with EM Simulation and interpretations. - Has tapeout / measurement experience. - Has <=65nm TSMC process experience is a plus. - Has GaN process experience is a plus. - Experience with ADS or AWR is a plus. - Experience with 3D/2.5D EM simulation software is a plus (FEKO, HFSS, EM Pro, etc)
1. WiFi 無線通訊系統架構 2. WiFi IP數位設計 3. 計算機系統與周邊架構與數位設計 4. 系統晶片整合
Solutions:提供各種商用顯示及電競螢幕的控制晶片 【工作說明】 電視 / 手機相關晶片設計,負責影像視訊處理相關功能的硬體設計、架構規劃等. 1. 影像處理 IP 的硬體設計. (MEMC, Scaler, Super-Resolution
(1) 晶片功耗分析相關EDA(PrimePower/PowerReplay) Issue tracking/classify/debug/QA support, (2) 協助晶片功耗分析專案執行 (3) 協助流程改善 (4) 協助晶片設計之驗