找頭鹿 智能客服
為保護您的權益，請詳細閱讀「 個人資料運用告知說明 」，如您已充分瞭解並同意，請繼續進行對談服務。
公司介紹
產業描述
IC設計
電話
02-87879898
員工人數
暫不提供
地址
台北市信義區忠孝東路四段555號13樓
公司簡介
鯨鏈科技 (WHALECHIP CO., LTD.) 成立於2017年，公司設立於台灣台北。是一家致力於技術創新的IC設計與WoW 3DIC Turnkey設計服務公司，我們專注於HPC高速運算晶片的研發、分布式計算及HPC運算系統層級解決方案。 鯨鏈自主定義的3D異質整合IC架構 “DAIOT+RAMTRIX™”可以保持IP核的可復用性和可疊代性，能夠適應未來快速發展的市場對高性能及高通量計算的需求，更為人工智慧、自動駕駛、雲端伺服器互聯運算、區塊鏈算力基礎架構層等應用場景帶來顛覆性改變，加速驅動後摩爾定律時代的到來。
顯示全部
主要商品 / 服務項目
鯨鏈科技服務方案包含客製化 IC 設計服務、加密算法 IP 解決方案及系統整合解決方案。 ◆客製化 IC設計/ 系統整合開發完整解決方案涵蓋： - 高效能運算(HPC)/人工智慧(AI)應用 - 算力ASIC晶片設計和區塊鏈加密貨幣硬體應用 - 網路安全IC/模組/平台解決方案 ◆加密算法 IP 解決方案提供區塊鏈基礎算法優化及實現 ◆系統整合解決方案協助客戶解決從半導體、封裝到PCB跨領域設計服務，助力異質整合技術的實現 科技高速發展加速下世代顛覆性變革，鯨鏈團隊具備獨有的堅強技術開發能力，期許能創造更多元化創新應用需求，為客戶提供最先進彈性IC設計服務及完整解決方案。
顯示全部
福利制度
法定項目
其他福利
**員工依聘僱合約享有以下福利** ◆ 高競爭力的薪資與福利 ◆ 人性化管理，貼心舒適的工作環境 ◆ 週休二日、彈性休假制度 ◆ 優於勞基法的休假計算 ◆ 年終獎金2個月 ◆ 年度旅遊補助 ◆ 員工交通津貼補助 ◆ 團體保險，意外險 ◆ 每年定期免費全身性健康檢查，關懷員工身心健康 ◆ 生日禮金 ◆ 婚喪喜慶補助金 ◆ 每日免費提供下午茶點心 ◆ 不定期舉辦公司活動
工作機會
9/30
1. 維護企業內部人力資源之相關紀錄（如：員工個人基本資料、工作說明書、職務輪調紀錄、出缺勤紀錄與績效評核紀錄等）。
2. 規劃與執行人員招募、甄選與任用，以解決公司的人力需求問題。
3. 設計、管理與執行公司的績效管理系統，並運用績效評核結果，提供管理上決策之參考（如：調薪、獎金、紅利、升遷、調動、留任、資遣或對員工貢獻予以表揚等）。
4. 規劃人力運用的預算，建立與維持公司的薪酬系統與工作規則、管理員工福利制度與退休金方案，並提供人事管理報表（如：工時規劃、出勤管理等）。
5. 規劃公司的訓練發展體系，進行訓練與發展之需求分析、規劃、執行與成效評估。
6. 進行工作分析，作為日後部門進行職務盤點、職務分配、人力配置、部門職掌及職務說明書建立時的參考依據。
7. 規劃、指導與協調所有與員工相關的問題（如：雇用契約、薪酬、勞動相關法令、員工關係等），並主動針對需改進的政策提出建議，以達成最佳的管理成效。
8. 調解勞資爭議、處理員工資遣解雇等特殊人力資源相關議題。
9. 薪資與獎金核算作業(含勞建保、退休金、所得稅計算和申報作業等)。
*個性主動積極及願意接受挑戰，並可獨立作業
8/27
1. 高速介面電路設計
2. 負責Serdes PHY Ex. MIPI/PCIE PHY的開發與維護工作
3. 類比IP設計(EQ, CDR, OP, OSC, Regulator, BandGap, ...)
*備註：此職缺非研發替代役*
8/27
1. Architecture design, RTL coding, simulation, synthesis, LEC, STA
2. Digital front-end design flow
*備註：此職缺非研發替代役*
8/27
1. Architecture design, RTL coding, simulation, synthesis, LEC, STA
2. EDA flow optimization
*備註：此職缺非研發替代役*
8/27
1. RTL coding(IP development) and simulation
2. IP(SoC) integration and simulation
3. Perform front end design flow such as lint, synthesis, formality, and timing closure
4. Coordinate with other teams for owned design
5. Provide design documentation, description and information to asic team and other teams.
Experienced on below items are plus:
a. AMBA protocol
b. Peripheral IP: uart, i2c, spi…etc
c. Memory bank design
d. Asynchronous design
*備註：此職缺非研發替代役*
8/27
1. Soc top integration and simulation
2. Perform front end design flow such as lint, synthesis, formality, and timing closure
3. Coordinate with IP owners for top integration
4. Coordinate with front end and back end engineers for report analysis
5. Experienced on clock tree design, reset design, boot design are strong plus
*備註：此職缺非研發替代役*
8/27
1. Maintain and support front end design flow framework such as lint, synthesis, formality, and timing closure
2. Coordinate with IP owners for front end implementation
3. Coordinate with front end engineers and back end engineers for report analysis
4. Perform critical module implementation if needed
5. Utility development
*備註：此職缺非研發替代役*
8/27
1. DRAM subsystem integration and simulation
2. Perform front end design flow such as lint, synthesis, formality, and timing closure
3. Coordinate with other teams for all dram subsystem related issue
4. Provide design documentation, description and information to asic team and other teams and customers.
5. Mentoring junior team members
Experienced on HBM is a plus.
*備註：此職缺非研發替代役*
8/27
Design verification:
1. SoC test environment build up
2. SoC test plan delivery
3. SoC test pattern build up
4. Regular regression and test report generation
5. IP verification support
*備註：此職缺非研發替代役*
7/08
1. Design and build the Al inference platform.
2. Design and debugging Retrieval Augmented Generation (RAG) models.
3. Participate in the entire development life cycle of the Al inference platform.
4. Collaborate with AI/LLM developers to integrate models into inference platform.
*備註：此職缺非研發替代役*
6/13
1. Design and build Visual Studio Code(VS Code) extension for AI inference platform.
2. Design and build efficient and reusable web applications.
3. Participate in the entire development life cycle of the AI inference platform.
4. Collaborate with AI/LLM developers to integrate models into inference platform.
*備註：此職缺非研發替代役*
8/27
1. Use Verilog/SystemVerilog languages to verify design at block level or full chip level
2. Verification plan creation and implementation(test environment setup, modeling, test-case development and execution), coverage analysis, and regression cleanup
3. Performs co-simulations on analog blocks and digital blocks in the mixed-signal simulation environment.
*備註：此職缺非研發替代役*
8/27
1. 高速, 高功率電源的多層電路板設計
2. Gerber File製作發行並且建置Layout環境及資料庫維護
3. 協助評估IC routing guideline, pinout
4. 負責專案開發Placement, Layout routing
10/01
1.Design and maintain operation system which include EDA tools, license services, Linux cluster, virtualization environment.
2.Assist users to resolve problems while operating IT systems
3.Develop scripts to automate the management, monitoring and visualization of computing, storage and license servers for EDA.
8/27
1. Backend design tool and flow support - Innovus/ Calibre flow support
2. Timing / Power / SI convergence flow for backend flow
3. IR / EM flow tool usage support
*備註：此職缺非研發替代役*
智能客服 您好，我是您的智能客服 找頭鹿有任何問題都可以問我喔!