1. Design system architecture. 2. Design custom IPs in Verilog according to the system specification. 3. Integrate CPU, ISP, Video CODECs and others peripherals for both FPGA and ASIC. 4. Perform the validation of chip functions by using the industry standard simulator. 5. Perform RTL quality and design rule checks by using various EDA tools. 6. Perform chip synthesis and deliver high-quality netlist and constraint files to APR team. 7. Co-work closely with APR team to achieve fast timing closure. 8. Provide a high quality FPGA platform for developing firmware to SA team. 9. Perform FPGA debugging by using Idendify or Protolink. 10. Provide CP/FT patterns to TE team. 11. Write datasheets or technical documents.
待遇面議
(經常性薪資達 4 萬元或以上)
1. Familiar with RTL design in Verilog. 2. Proficient in using Linux commands. 3. Understanding of at least 2 script languages is a plus. (TCL/Python/Perl/Csh/Bash) 4. Having design experiences of video-related chips is a big plus. 5. Familiar with AHB/AXI/APB/DDR standards is a plus. 6. Familiar with common peripherals (USB/UART/I2C/SF/SD...) is a plus. 7. Having successful tape-outs below 55nm process node is a plus.
*具競爭力的薪酬 1. 高競爭力的薪資 2. 每年二次員工分紅 3. 員工調薪制度 4. 完善的晉升制度 5. 端午、中秋、年終等三節獎金 (視營運績效) *員工健康照護 1. 免費、完善之團險:配偶及子女也納入保障,員工眷屬一體照護 2. 新人健檢 3. 每年員工定期健檢 4. 按摩師、心理諮商師服務 *獎勵金制度 1. 高額人才推薦獎金 2. 高額專利獎金 3. 優秀專案獎勵、1st Cut Work高額獎金 4. 優秀員工獎勵 5. 資深同仁獎勵:金幣+獎座 *完整的學習與發展制度 1. 松翰是對新人非常友善的公司,學長姐手把手教,團隊年輕氣氛好一起打拼 2. 新人訓練、專業課程訓練、管理課程訓練、派外教育訓練補助,規劃完整 3. 松翰大學:超過百堂專業課程任你學 4. 松翰講堂:至今已邀請40位以上不同領域之專業人士,如齊柏林、魏德聖、陳彥博、鍾欣凌、莎莎、張泰山、林龍、譚敦慈、江坤俊、王文華、小野、張正傑、胡睿涵…等 *福委會相關福利 1. 三節禮券、生日禮金 2. 尾牙、家庭日、生日餐會、交換禮物活動、多元社團活動、松翰盃球賽 3. 婚喪、生育、傷病補助 4. 國內/國外旅遊補助 5. 台元科技園區健身中心補助 6. 特殊節日貼心小禮物 *其他 1. 彈性上下班制 2. 優於勞基法之休假制度 3. 部門聚餐補助~每二個月一次 4. 新冠肺炎疫苗施打公假 5. 汽車停車位補助 6. 免費加班晚餐、免費咖啡 7. 設置哺乳室 8. 提供同仁休閒服飾與外套