找頭鹿 智能客服
為保護您的權益,請詳細閱讀「 個人資料運用告知說明 」,如您已充分瞭解並同意,請繼續進行對談服務。
負責IP開發、整合與偵錯 -- 利用Verilog/SystemC從事邏輯設計與數位系統設計,以相關自動化軟體進行電路合成及模擬驗證,並配合利用FPGA系統平台進行系統整合與測試驗證。
待遇面議
(經常性薪資達 4 萬元或以上)
不拘
1. 熟悉軟/硬體協同設計語言尤佳。 2. 具備溝通和解決問題的能力並能夠跨組織合作以實現團隊目標。 3. 大學畢業,須具備5年以上工作經歷。
實施員工分紅,利潤共享 每年薪資調整 週休二日,彈性上下班 優於勞基法的休假制度 享勞、健保及完善的團體保險 福委會提供生日禮金、三節禮金、結婚禮金、生育補助、喪葬津貼、慶生會、家庭日、健康檢查及社團補助