1. DRAM subsystem integration and simulation 2. Perform front end design flow such as lint, synthesis, formality, and timing closure 3. Coordinate with other teams for all dram subsystem related issue 4. Provide design documentation, description and information to asic team and other teams and customers. 5. Mentoring junior team members Experienced on HBM is a plus. *備註:此職缺非研發替代役*
待遇面議
(經常性薪資達 4 萬元或以上)
其他專長及技能: RTL Digital Design Verilog Perl Python TCL
**員工依聘僱合約享有以下福利** ◆ 高競爭力的薪資與福利 ◆ 人性化管理,貼心舒適的工作環境 ◆ 週休二日、彈性休假制度 ◆ 優於勞基法的休假計算 ◆ 年終獎金2個月 ◆ 年度旅遊補助 ◆ 員工交通津貼補助 ◆ 團體保險,意外險 ◆ 每年定期免費全身性健康檢查,關懷員工身心健康 ◆ 生日禮金 ◆ 婚喪喜慶補助金 ◆ 每日免費提供下午茶點心 ◆ 不定期舉辦公司活動