VLSI Design Verification Engineer

We are looking for talented engineers to join our VLSI Verification team. You’ll work on next-generation SoCs, applying advanced verification methodologies (SystemVerilog/UVM, coverage-driven, assertion-based) and leveraging AI-assisted tools to accelerate testplan writing, assertion development, and debug. Responsibilities • Develop and execute verification plans for complex SoCs/IPs • Build testbenches, assertions, and coverage models • Collaborate with architects, designers, and post-silicon teams • Ensure correctness and reliability of cutting-edge designs Why Join Us • Cutting-edge verification with AI-powered flows • Work alongside global world-class engineers • Accelerated growth in a learning-driven culture If you are smart, curious, and eager to learn, join us and shape the future of silicon innovation! 我們正在尋找聰明好學的工程師，加入我們的 VLSI Verification 團隊。 這裡沒有高壓的文化，而是重視 自主、學習與創新。我們相信工程師應該能專注在真正有價值的問題上，並透過 simulation 與 formal verification 技術搭配 AI 輔助，大幅提升驗證效率。 工作內容 • 開發與執行 SoC/IP 驗證計畫 • 使用 simulation (模擬) 與 formal (形式驗證) 技術，確保設計正確性與可靠性 • 建立 testbench、assertion、coverage model • 與架構師、設計師及 post-silicon 團隊合作完成驗證流程 • 善用 AI 工具 加速 testplan 撰寫、assertion 開發與 debug 我們能提供 • 外商文化：自主彈性、無高壓管理，重視結果與學習 • 技術前沿：結合 simulation + formal verification 與 AI 驅動流程 • 成長環境：與世界級跨國工程師共事，快速提升專業實力 • 全球影響力：你的成果將應用於數百萬使用者的產品 如果你聰明、積極、樂於學習，想在自由又專業的環境中挑戰自我， 歡迎加入我們，和我們一起打造下一代晶片驗證技術！