數位IC設計工程師 (CD1120)

09/19更新
11 小時前處理過履歷
應徵

工作內容

【工作內容】 1. Digital circuit design 2. Verilog RTL coding and design verification 3. Multi-clock domain design verfication 4. FPGA impementation for design verification 5. Support backend activities for tape-out 6. Co-work with system engineer for FPGA and Chip verification 【需求條件】 1. Master degree is preferred 2. Ability to collaborate in a team environment 3. Knowledge of EDA tools (Cadence NC-Verilog, Synopsys DC, Synopsys PT) 4. Knowledge of FPGA emulation flow 5. Ability to problem solve at the gate level and system level

工作待遇

待遇面議

(經常性薪資達 4 萬元或以上)

工作性質

全職

上班地點

新竹市科學工業園區創新一路19之1號4樓 (新竹科學園區)

管理責任

不需負擔管理責任

出差外派

無需出差外派

上班時段

日班,9:00~18:00

休假制度

週休二日

可上班日

一個月內

需求人數

1人

條件要求

工作經歷

不拘

學歷要求

碩士

科系要求

電機電子工程相關、資訊工程相關

語文條件

英文 -- 聽 /中等、說 /中等、讀 /中等、寫 /中等

擅長工具

不拘

工作技能

不拘

其他條件

歡迎所有求職者,與
應屆畢業生

公司環境照片(3張)

芯鼎科技股份有限公司 企業形象

福利制度

福利健全 ■ 優渥的薪資、獎金 ◎ 端午節、中秋節、年終獎金。 ◎ 定期依工作績效調薪。 ■ 完善的福利 ◎ 三節禮券、勞動節禮券以及生日禮券。 ◎ 婚喪喜慶禮金及奠儀。 ◎ 旅遊補助。 ◎ 豐富多元的社團(愛跑愛山社、水上活動社、滑雪社…)與員工活動(運動會、一日遊…)。 ◎ 年終尾牙摸彩活動,獎金好禮獎不完。 ■ 保險 ◎ 團體保險、意外險、醫療險。 ◎ 每週保險專員定期駐廠免費諮詢。 ■ 休假制度 ◎ 到職未滿一年者依到職月數給予特別休假。 ◎ 優於勞基法之特別休假。 ◎ 每年10天不扣薪病假。 ■ 貼心的事宜 ◎ 依節日舉辦貼心小活動。 ◎ 舒適閱覽室,雜誌、書籍讓你增廣知識與見聞。 ◎ 運動休閒中心,讓大家健康活力動一動。

聯絡方式

聯絡人

HR

其他

對此職務有興趣者請主動應徵,資格符合我們將會與您聯繫~ 謝謝
104人力銀行提醒您履歷關閉時仍可投遞履歷喔!面試時請遵守求職禮儀準時赴約並小心安全
求職安全專線【勞動部】0800-085-151【104人力銀行】02-29126104轉2 或來信詢問
建議使用104內建訊息功能,以保障您的求職權益,職缺內容可能包含第三方通訊軟體,敬請謹慎評估。
職場安全提醒

適合你大展身手的工作

智能客服
您好,我是您的智能客服 找頭鹿有任何問題都可以問我喔!