Digital IC design engineer - Familiar with Verilog RTL coding - Familiar with digital design flow (pre-layout simulation, timing constraint, synthesis, post-layout simulation) - Will be working on high speed Serdes IPs - Experience or interest in all-digital PLLs or clock-data recovery circuits is a big plus
待遇面議
(經常性薪資達 4 萬元或以上)
1.擅長工具:Hspice, Hsim, Finesim, Laker, Matlab 【公司設有身障友善設施,歡迎身障者投遞】
◆薪資福利 -優渥的人才推薦獎金 -研發專利獎金 -產品開發量產獎金 -依工作績效與公司營運進行年度調薪作業 -視公司營運獲利、組織目標達成率與個人績效進行年度RSU分紅 (當年度到職新人即可參與) ◆保險 -勞保、健保、退休金提撥 -員工及眷屬(含配偶、子女)團保 -意外險 -職災保險 ◆補助 -端午節/中秋節/年終(三節)獎金&禮券(視公司營運績效) -婚喪禮金/生育禮金/生日禮券 -子女教育獎助學金 -部門聚餐/活動基金 -提供加班餐 ◆休假 -週休二日 -特休 -優於法令7天陪產假 -優於法令彈性節日假 ◆健康休閒 -集乳室/孕婦保留車位 -視障按摩服務 -年度體育競賽 -社團活動補助 -免費定期健康檢查 -免費停車場/停車費補助 -年度國內外旅遊補助 -每季慶生會 -年節慶祝活動