1. 負責IC layout的佈局佈線、優化和驗證。 2. 負責部分full custom analog layout的設計和驗證。 3. 確保IC layout符合circuit designer設計需求及DRC/LVS等tapeout signoff
待遇面議
(經常性薪資達 4 萬元或以上)
1.大學以上電子工程、電機工程相關科系 2.具3年以上IC Layout 經驗(Analog / Mixed-signal / Digital)。 3.熟悉 Cadence Virtuoso 或相關 IC Layout 工具。 4.具備 DRC、LVS、PEX 等驗證經驗。 5.熟悉 半導體製程規範,了解不同製程節點的限制。 6.良好溝通與團隊合作能力,能與設計工程師協同 Debug 與優化。 7.有車用IC(ISO 26262 / AEC-Q100) Layout 經驗佳。 (工作地點 : 新竹)
◆薪酬待遇 保14個月(第一年年終會依到職比例計算) 年度績效 / 營運獎金 (視當年度營運及個人績效表現給予相應的鼓勵) 暢通之晉升管道 ◆保險 勞保/健保/勞退 優質員工團體保險計劃 (對象包含 : 配偶及子女) ◆優於法令之假別 給薪之家庭照顧假、年度體檢假、旅遊準備假、新人假3天、彈性休假、10天不扣薪病假 ◆多元關懷與員工照顧福利 開工/元宵/端午/中秋/生日禮金 結婚/生育禮金 高額度年度健康檢查補助 高額度員工旅遊補助 部門聚餐補助 員工子女獎學金 年終尾牙及尾牙抽獎 新春伴手禮金 餐費補助 停車費補助 不定期豐富多元之福利活動 ◆教育訓練 包含實體課程、線上e-Learning與工作中的OJT訓練資源 -內訓外訓:專業類/管理類/通識類/E-Learning