【獲獎無數跨國公司】Digital IC Design Manager 數位IC設計經理

10/20更新
4 小時前聯絡過求職者
徵才積極度:非常活躍
應徵

工作內容

- 用Verilog/SystemVerilog撰寫RTL,負責數位電路介面與模擬驗證。 - 參與晶片模組整合與ASIC合成(含DFT、時序收斂)到Tape-out。 - 主導設計專案與SoC整合。 - 帶領小團隊(3人),負責任務分配與技術指導。

工作待遇

年薪3,000,000~5,000,000元

(固定或變動薪資因個人資歷或績效而異)

工作性質

全職

雇用類型

代企業徵才

代徵企業

人力仲介代徵

上班地點

台北市大安區

管理責任

管理4人以下

出差外派

無需出差外派

上班時段

日班

休假制度

依公司規定

可上班日

不限

需求人數

1人

條件要求

工作經歷

8年以上

學歷要求

大學以上

科系要求

電機電子工程相關、資訊工程相關

語文條件

不拘

擅長工具

工作技能

不拘

其他條件

應徵條件: - 熟ASIC流程(RTL-to-GDS)。 - 精通Verilog、AMBA,熟悉Synthesis、STA、FPGA驗證。 加分項目: - 熟悉硬體資安(AES、PUF、PQC等)與安全架構。 - Tape-out與量產經驗。 - 低功耗設計(Low Power/UPF)經驗。 - ARM或RISC-V MCU開發與整合經驗。 - 具團隊管理經驗,擅新人培訓、技術審查與跨部門協調。

顯示全部

聯絡方式

聯絡人

Francis

應徵回覆

合適者將於2個工作天內主動聯繫,不合適者將不另行通知
104人力銀行提醒您履歷關閉時仍可投遞履歷喔!面試時請遵守求職禮儀準時赴約並小心安全
求職安全專線【勞動部】0800-085-151【104人力銀行】02-29126104轉2 或來信詢問
建議使用104內建訊息功能,以保障您的求職權益,職缺內容可能包含第三方通訊軟體,敬請謹慎評估。
職場安全提醒

適合你大展身手的工作

智能客服
您好,我是您的智能客服 找頭鹿有任何問題都可以問我喔!