104工作快找APP

面試通知不漏接

立即安裝APP

「數位IC設計工程師_台南」的相似工作

晶宏半導體股份有限公司
共500筆
08/25
台南市永康區經歷不拘碩士以上
負責數位IP演算法, 與數位工程師共同開發影像處理電路
應徵
10/13
新北市新店區經歷不拘碩士
1.RTC Module/ IP design. 2.Design synthesis. 3.Design verification. 4.DFT/ siemens tools.
應徵
10/15
創未來科技股份有限公司消費性電子產品製造業
新竹市經歷不拘碩士以上
## 職務說明 - 應用於無人機雷達系統 - 數位IP架構設計與實作。 - 透過MATLAB/C++協助數位IP驗證 - 透過FPGA整合與驗證。 ## 技能要求 - 具備數位訊號處理經驗 - 具備數位電路設計經驗 - 程式語言必要:Verilog/VHDL, TCL, ##加分條件: - 具備雷達/通訊訊號處理、數位設計架構 - 具備RF/Analog 知識與RF/Analog校準設計 - 程式語言: MATLAB, python, c, c++, Chisel3
應徵
10/09
大立光電股份有限公司光學器材製造業
台中市南屯區經歷不拘碩士以上
(1) 自動化設備運動控制晶片研發 (2) 熟悉FPGA系統開發、Altera Quartus II (3) 協助驗證控制晶片週邊電路(Schematic) (4) 具備基礎工業控制知識者佳
應徵
10/11
緯創軟體股份有限公司電腦軟體服務業
新竹市5年以上大學
【工作內容】 • Work with team members and apply current functional verification techniques to perform and improve pre-silicon verification quality and product Time to Market • Provide the technical leadership to the DV team for the project • Work independently on various DV tasks and provide technical guidance to the DV team. • Be involved technically in the porting/creation of the DV environment for the new design, block and chip level test plan creation and implementation, coverage analysis, and regression cleanup 【職務條件】 • Master’s degree in Electrical Engineering, Computer Science, or related. • Good understanding of ASIC design verification flow. • RTL coding with Verilog/System Verilog and familiar with front-end design flow and C/C++ programming experiences. • Knowledge of Perl, OVL, SVA, SV, UVM, OVM, script programming, etc. 【其他條件】 • MSEE with a minimum of 5 years, or BSEE with a minimum of 8 years of experience in digital ASIC/SOC design verification • MS/BS degree in EE or CS with expertise in digital IP/SOC design verification.
應徵
10/13
新竹市經歷不拘碩士以上
1. 實作開發TFT-LCD面板相關時序控制器 2. functions、algorithm相關 3. 對MOBILE(手持裝置)驅動晶片的數位IC設計工作有興趣者 4. 觸控IC、TDDI或指紋辨識IC開發經驗 5. MCU或DSP IC開發經驗 6. 工作地點:此職缺在【台南(樹谷園區)、新竹】皆設有相關單位,可依需求選擇工作地點
08/26
新竹市經歷不拘碩士
ASIC相關產品設計 工作內容:  Architecture block definition  RTL design and functional verification  FPGA verification  Synthesis and static timing analysis
應徵
10/15
安馳科技股份有限公司其他電子零組件相關業
新北市汐止區經歷不拘專科以上
1.客戶FPGA and SoC 技術相關問題處理 2.FPGA and SoC 設計技巧教育訓練 3.Xilinx 產品推廣
應徵
10/14
台北市中正區經歷不拘碩士以上
1. Participate in digital design specification, architecture definition, and microarchitecture planning. 2. Conduct FPGA prototyping, testing, and debugging of digital IP designs. 3. Collaborate closely with analog/mixed-signal design teams, firmware engineers, and system engineers to ensure successful product integration. 4. Develop, implement, and verify RTL code (Verilog/SystemVerilog) for high-speed Serdes interfaces including USB, DP, HDMI, DDR and PCIe.
應徵
10/09
新竹縣竹北市經歷不拘碩士以上
Responsible for digital IP coding and micro-architecture design of low-power, high-performance LLM inference accelerators. Drive mapping of lightweight frameworks such as llama.cpp onto NPU, plan compute/memory subsystems, and optimize quantization & KV-cache for production-ready LLM SoCs. Write RTL specs and guide DV plans and P&R convergence for PPA targets. 1. 研讀規格。 2. IC數位邏輯線線路的研發設計。 3. IC數位邏輯線路模擬與合成。 4. FPGA的合成規劃與測試驗證。 5. IC的靜態時序分析 (Static Timing Analysis)。 6. IC佈局後的線路模擬。 7. 撰寫IC規格設計書。 8. IC的除錯與工程變更修改。 9. 協助系統應用部門的進行IC驗證版的規劃。
應徵
10/13
台中市西屯區2年以上大學以上
(1) FPGA軟硬體開發 (2) Verilog程式開發 (3) 軟硬體除錯
應徵
10/09
Paramtek_拚願科技股份有限公司電子通訊/電腦週邊零售業
台北市大安區經歷不拘碩士以上
1. 主動式電子掃描陣列 (相控陣列) 雷達系統之數位控制。 2. 熟悉Verilog與FPGA開發流程,了解High-Level Synthesis開發技術。 3. 具有實作數位訊號處理與數位架構設計於FPGA之經驗。
應徵
10/14
氫豐綠能科技股份有限公司其他電子零組件相關業
台南市安南區經歷不拘學歷不拘
1. 規劃及執行產品控制單元設計。 2. 規劃執行產品韌體與軟體之程式撰寫,並維護量產產品。 3. 執行、協助或配合韌體新技術之研發、導入。 4. 執行產品韌體測試。 5. 控制韌體開發進度、品質與成本。
應徵
10/07
蜘蛛視覺感測有限公司消費性電子產品製造業
新北市新莊區3年以上大學
Overview We are seeking a highly skilled FPGA Engineer to architect and implement high-performance digital logic for next-generation camera platforms. This role is pivotal in enabling real-time video processing and efficient sensor integration. Key Responsibilities Design & Implement Camera Interfaces: Develop FPGA logic to handle high-speed camera data streams (e.g., MIPI, LVDS, CSI). Real-Time Image Processing: Integrate or design FPGA IP cores for image signal processing, filtering, and feature extraction. Sensor Synchronization: Ensure precise timing between multiple camera modules and other sensor inputs. Latency Optimization: Optimize FPGA architectures for low-latency video capture and data throughput. Verification & Testing: Create simulation testbenches and perform hardware-in-the-loop testing for camera pipelines. Collaboration: Work closely with camera hardware and system integration teams to define requirements and validate performance.
應徵
10/09
大立光電股份有限公司光學器材製造業
台中市南屯區經歷不拘碩士以上
(1) 自動化設備嵌入式系統開發 (2) 研發設計FPGA-Based Video/Camera 應用 (3) 熟悉FPGA系統開發、RTL Coding、Altera Quartus II或Xilinx Vivado (4) 協助驗證FPGA電路(Schematic) (5) 具備基礎MS Windows Programming能力者佳 (6) 熟悉I2C、UART、I2S 等protocol 者佳
應徵
10/09
新竹市3年以上大學以上
1. 負責數位類比整合,協助晶片bring-up,除錯與特性分析。 2. 建立FPGA 。 3. Check Layout Plan。 4. 團隊合作達成晶片面積目標 。 5. 合作驗證,並建議測試計畫與驗證的方法 。 6. 根據規格,整合公司內部與外部IP 。 7. 與系統部門合作,了解系統與電路結構與系統需求 。
應徵
10/15
新竹縣竹北市經歷不拘碩士以上
【產品範疇】 MOBILE(手持裝置)驅動晶片 【工作內容】 LCD driver(含OLED) Timing Control數位電路的研發設計與驗證 【需求條件】 1.熟悉HDL coding, simulation, synthesis, and STA flow,有量產經驗尤佳 2.熟悉LCD driver(或OLED)規格,具有相關工作經驗尤佳 3.熟悉Timing Control(Global Timing or SRC control timing or GIP timing)數位電路設計,有相關開發經驗者尤佳
09/25
新竹市經歷不拘大學以上
制定全面的 x86 CPU 驗證計劃,確保驗證流程嚴謹且高效。 規劃並建立 UVM、 Constraint Random、Formal 驗證環境架構,提升驗證效率。 指導與培訓 Junior DV 團隊成員,確保驗證目標的順利達成。
應徵
08/27
新竹市1年以上碩士
(1) DRAM電路設計與模擬驗證 (2) 具備DRAM ROW/COLUMN/CONTROL/DC/DLL任一或更多電路設計經驗者佳 (3) 具備verilog經驗者尤佳 (4) 了解基本UNIX操作,具備AWK等Programing能力者尤佳 (5) 具備電機電子資訊物理相關背景,無工作經驗可
應徵
10/13
新竹市3年以上碩士
RTL coding/synthesis/simulation/verification
應徵