「類比/Mixed-Mode訊號模擬驗證工程師」的相似工作

1.負責維護及改善既有的類比IP 2.依電路之需求規格與應用，進行類比IP之電路開發設計 3.低耗電類比IP設計 4.高速介面類比 IP 設計

1.Design and maintain analog circuits 2.Survey and maintain design processes 3.Survey and maintain design tools and flow 4.Help training junior engineers 5.Debugging and measuring chip

Digital IC design engineer - Familiar with Verilog RTL coding - Familiar with digital design flow (pre-layout simulation, timing constraint, synthesis, post-layout simulation) - Will be working on high speed Serdes IPs - Experience or interest in all-digital PLLs or clock-data recovery circuits is a big plus

1. NVM電路開發設計。 2. NVM週邊類比電路開發設計與佈局優化。 3. NVM電路整合開發設計。 4. 協助NVM測試晶片偵錯、驗證。 5. 協助客戶嵌入使用以及導入量產NVM IP產品。 研究所以上電子/電機相關系所畢，專長於類比電路設計、固態電子或功率半導體元件設計，有下線經驗者優先考慮。

記憶體power system 設計 『具工作經驗者，薪資另議』

RF及類比IC設計與整合： (1) VCO, PLL (2) PA, LNA, Mixer

1. PLL design 2. High speed receiver design (1.5Gbps/4Gbps/5.4Gbps/8.1Gbps/12Gbps) 3. High speed transmitter design (1.5Gbps/4Gbps/5.4Gbps/8.1Gbps/12Gbps) 4. eDP receiver 5. V-by-One receiver 6. MIPI D-PHY 7. HDMI Receiver 8. HDMI Transmitter 9. LCD P2P interface Transmitter 10. LDO and DCDC design 工作地點:新竹/台南

Responsible for developing custom IP for SoC design from specification definition, circuit design to testing, and familiar with component and process characteristics.

1.研究、設計、模擬與驗證類比及NVM IC電路。

1. 電機工程或電子工程相關領域的碩士學位 2. 熟IC/IP電路設計，SRAM經驗尤佳 3. SRAM compiler設計, gds和netlist tiling 4. Characterization of SRAM timing和power 5. 熟linux, spice, laker等軟體

振生半導體股份有限公司 (Jmem tek) 專注於半導體相關矽智財，提供設計服務與硬體資安專利，保護硬體資訊安全。如果您希望參與一個充滿潛力和創造力的環境，歡迎您加入我們的團隊。 工作內容： 1.負責混合訊號電路設計與模擬（包含 ADC、DAC、PLL 等電路）。 2.設計與開發電源管理電路（PMIC），包含 Charge Pump、LDO、Bandgap 參考源等模組。 3.開發高壓電源（High Power Domain）與核心電壓域（Core Voltage Domain）間的介面與穩壓電路。 4.撰寫模擬驗證計畫，執行電路模擬（Transient, AC, Noise, Corner, Monte Carlo 等）並分析結果。 5.配合數位 IC 工程師完成 Mixed-Signal Top-level 整合與 SoC 系統整合工作。 6.參與實體設計流程，完成晶片整合、驗證與 Tape-out。 7.撰寫設計規格書、模擬報告與設計文件，確保開發流程完整性與可維護性。 我們期望您具備的條件： 1.電子、電機相關科系碩士以上學歷，具備類比或混合訊號設計背景。 2.具備 3 年以上類比 IC 設計實務經驗。 3.熟悉常用類比模組設計（如 OTA、Bandgap、Comparator、Reference、Voltage Regulator 等）。 4.熟悉混合訊號模擬與驗證工具（如 Cadence Spectre、HSPICE、AMS flow）。 5.熟悉 ESD/LVTS、Latch-up、Layout Matching 基本設計原則。 6.具備先進製程經驗（如 TSMC 16nm、12nm、7nm）者佳。 7.具備晶片整合與量產經驗者尤佳。 8.具備良好溝通能力，能與 Layout、數位設計與測試工程師有效合作。 相關報導： 量子電腦資安攻防戰！振生半導體首創PUF+PQC市場唯一最佳解方https://udn.com/news/story/7240/7917935 EE TIMES 報導：振生半導體引領IC安全創新 https://www.eettaiwan.com/videos/jmem-technology-leads-ic-security-innovation/ 2024台灣新創世界杯「振生半導體奪冠」　10月赴美爭百萬美元投資款 https://finance.ettoday.net/news/2786606 DIGITIMES Asia報導：Chip startup JMEM TEK safeguards data security with hardware-software solution https://www.digitimes.com/news/a20221223VL202.html

【產品範疇】 1.Touch panel controller 2.TDDI 【工作內容】 1.Analog front-end design 2.ADC design 3.Switched-capacitor circuit design 4.負責layout floorplan規劃，與layout工程師合作完成相關驗證 【需求條件】 1.Device physics knowledge applied to analog IC design 2.Familiar with analog IC design flow 3.Familiar with Hspice or Spectre

【工作內容】 1. HLS高階語言電路設計 2. 影像處理演算法研究 3. Verilog/VHDL 電路設計相關經驗 4. FPGA開發與設計 【知識/經驗/技能要求】 1. HLS design experience will be best. 2. C/C++ language development experience 3. Image processing algorithm experience. 4. Xilinx FPGA design experience. 【個人特質】 1. 個性好相處，善於團隊合作、個性嚴謹者佳。

1. 有USB3.1 TX/RX PHY, CDR, PLL, CTLE, DFE, FFE 的經驗 2. MIPI PHY IP 設計經驗 3. Tapeout experience on 28nm or below 4. 技術指導及專案管理 *第1、2項經驗擇一即可

1. SAR ADC / Current steering DAC/ SDM ADC/ DAC related 2. Analog Baseband related 3. 據有類比整合相關經驗佳

Job desicription: Our Design Team specializes in the challenging field of Non-Volatile Memory (NVM) IC circuit design. We are actively seeking an experienced Analog Circuit Design Engineer to contribute to our cutting-edge developments in embedded NVM solutions and surrounding circuitry. As a key member of our team, you will be responsible for the design, verification, and debugging of essential analog building blocks like Bandgap references, LDOs, and Charge Pumps. A significant part of your role will involve designing critical memory peripheral circuits for NVM IP and test chips, including Array interfaces, Decoding logic, and Sense Amplifiers. Your responsibilities will span the design lifecycle, from contributing to IP specifications and core circuit design to ensuring performance through layout optimization and comprehensive corner simulations of NVM IPs. We are looking for candidates with proven expertise in analog circuit design, ideally with prior experience in embedded memory or NVM technologies. If you are an experienced analog designer eager to tackle complex challenges in non-volatile memory, we encourage you to apply and help shape the future of memory technology.

【成為円星人】 円星科技由一群專業與充滿熱情的夥伴創立於2011年，為積體電路矽智財設計服務業之新秀，秉持著『成為半導體業最值得信賴之IP公司』的願景，追求永續經營與成長。 誠摯歡迎您成為円星人，加入我們，站上國際舞台！ 一起共同打拚，以精品文化之精神，創造價值，追求卓越！ 【職務簡介】 M31主要業務為向 IC 設計業者和晶圓代工廠授權 IP，此職務為負責高速介面 IP（High Speed Interface IP）, 包含USB. PCIE, MIPI MPHY, CPHY, DPHY等SERDES IP和類比 IP（Analog IP）, 包含ADC, DAC, PLL, PVT sensor的類比IC設計工程師職缺。 【將負責的工作內容】 1. Mixed-Signal & Analog Circuits Design (LDO, OPA, Bandgap, ADC/DAC, etc) 2. High Speed Interface Analog Design (TX, RX, etc) 3. Clocking related：PLL/CDR 【條件與特質】 1. 有類比IC設計工程師相關工作經歷3年以上 2. 電機電子/資訊工程碩士畢業 如果您有以上相關經驗且對此職缺有興趣，歡迎投遞您的履歷！

記憶體Receiver 和 OCD (I/O 電路) 設計

具備1~4之中1種以上的設計經驗。 1. 放大器應用電路; band-gap, op-amp, filter, etc. 2. 電源類比電路: DCDC, LDO, charge-pump, etc. 3. 信號處理電路: SAR ADC, sigma-delta ADC, DAC, etc. 4. 時脈產生電路: PLL, DLL, frequency synthesizer, etc.

1.具類比IC設計經驗 2.具ADC、DAC、PLL、High Speed Serial Link 等相關類比IC設計經驗者佳 3.諳低雜訊設計，具晶片整合經驗者佳 4.溝通表達能力佳，喜好腦力激盪，具團隊合作態度者