104工作快找APP

面試通知不漏接

立即安裝APP

「PCB佈局工程師」的相似工作

智通聯網科技股份有限公司
共500筆
10/15
創未來科技股份有限公司消費性電子產品製造業
新竹市經歷不拘專科
##工作內容 1.電子元件PAD、DRA檔建立,維護資料庫及完成相對應文件。 2.依據硬體設計工程師所提供的Schematics進行元件放置以及PCB佈局。 3.依據電磁模擬工程師所提供的設計進行 PCB 佈局的修改。 4.與機械工程師配合、輸出圖檔。 5.併板、 Gerber產出,與板廠溝通 PCB製作細節。 6.完成主管交付任務。 ##技能條件 1.熟悉Allegro PCB Designer軟體。 2.具電路、元件封裝、散熱等基本知識。 3.具備傳輸線、匹配、EMC等基本概念。 4.良好的溝通協調能力。
應徵
10/18
達振能源股份有限公司(錸德集團)其他電子零組件相關業
新竹縣湖口鄉經歷不拘大學
1.鋰電池BMS電路layout設計 2.確認電路PCB及FPC layout 3.開發新的軟性PCB及高速PCB的驅動板 4.相關layout文件處理 5.協助處理其他產品設計相關事宜 6.配合電子及機構工程師作業及主管交辦事項
應徵
10/14
新竹市5年以上大學
1.PCB Layout design, 須專精Allegro軟體 2.熟悉burn in board PCB設計 3.客戶技術溝通協調 4.產出PCB生產文件,建立並維護元器件的零件庫 4.視工作表現而定,額外提供每月點數獎金 5.表現優秀,培養二年後年薪可破百萬
應徵
10/15
新竹縣竹北市經歷不拘大學
1. 高速以及高頻訊號多層板(16層)的PCB layout。 2. 電子元件symbol與footprint檔建立,維護資料庫及完成相對應文件,設定layout判斷條件、走線規範、擺件、線路優化。 3. 與硬體設計、機構與熱流工程師討論合作完成佈局修改。 4. 產品相關文件,Gerber產出,EBOM,MBOM。 5. 協助有關PCB設計、生產工藝、PCBA與元件備料等各項工程問題。 6. 併板、Gerber產出,與PCB板廠溝通PCB製作細節。 7. Design Rule以及Layout Review規劃及檢查機制建立。 8. 完成主管交付任務。
應徵
10/07
新竹縣竹北市2年以上專科以上
在Gemini (APU) 晶片系列的設計中,做類比與數位IC佈局(Layout)和DRC, ERC, ANT, LVS之驗證, 該系列的晶片可提供高效率且廣泛的AI應用     
應徵
10/14
澤富科技股份有限公司印刷電路板製造業(PCB)
新竹縣竹北市經歷不拘專科
需有Substrate Layout 相關經驗。
應徵
10/15
美商微控有限公司半導體製造業
新竹縣竹北市2年以上專科
1.系統相關的電路板電子電路設計。 2.系統相關的電路板與設備之應用。 3.依照產品需求與客戶的設計,完成產品的電子電路設計(如:器件選型、原理圖、PCB佈線圖、BOM表)。 4.協助客戶解決原理圖/PCB佈線問題與技術支援。 5.監督、評核外包廠商的品質。 6.協助工程師檢修、測試電路板。 7.電子電路焊接。 8.Design entry HDL。 9.Cadence Allegro。
應徵
10/15
智通聯網科技股份有限公司通訊機械器材相關業
新竹市2年以上大學以上
1. 開發5G骨幹傳輸設備及相關周邊設備 2. 數位微波系統基頻設計 3. 局端光纖傳輸設備設計 4. 邊緣運算裝置開發 5. FPGA設計 6. Ethernet Switch/Router電路設計
應徵
10/15
欣興電子股份有限公司印刷電路板製造業(PCB)
新竹縣新豐鄉經歷不拘專科以上
(1)Probe Card MLO/Carrier載板案件製造評估。 (2)與製造單位溝通廠內DFM(製程能力表)。 (3)疊構設計評估。 (4)BGA Pin Definition評估 (5)高速訊號/一般IO/電源 Layout Routing (6)BOM及Gerber產出。 *無經驗可(有MLO/載板設計經驗或有濃厚興趣者尤佳)。 *有Allegro Orcad/PCB Designer/APD+/CAM軟體操作經驗一年以上者優先面談。 *有PISI模擬經驗者優先面談 *細心沉穩、配合度高、情緒管理能力好、學習意願高者尤佳。 日班 08:30-17:30/中班 13:00-21:30 班別可選擇
應徵
10/14
Molex Taiwan Ltd._台灣莫仕股份有限公司電腦及其週邊設備製造業
新竹市5年以上大學
Your Job Molex is seeking a Senior PCB Layout Engineer to join our Optical Solutions Business Unit (OSBU). In this role, the successful candidate will be part of a world-class engineering team, contributing to the design and development of next-generation coherent and PAM4 optical transceivers. The Senior PCB Layout Engineer will be responsible for creating high-speed, high-density PCB layouts that meet stringent signal integrity, power integrity, and thermal requirements. This role involves close collaboration with electrical, mechanical, optics and process integration engineers across global teams to ensure optimal performance, manufacturability, and reliability of our advanced optical transceiver modules. Our Team R&D Optoelectronic Solutions What You Will Do - Lead multi-layer PCB layout design for high-speed optical transceivers (e.g., QSFP-DD, OSFP). - Translate complex schematics into production-ready layouts using EDA tools. - Define layout constraints, stack-ups, and component placement in collaboration with cross-functional teams. - Support board bring-up and debug through layout reviews, lab measurements, and issue resolution. - Ensure compliance with DFM, DFT, and IPC standards; coordinate with vendors to address fab and assembly issues. - Generate and manage all fabrication and assembly outputs (Gerbers, ODB++, BOMs, drawings). - Mentor junior engineers and drive continuous improvement in layout processes and design practices. Who You Are (Basic Qualifications) - Bachelor's degree in Electrical Engineering, Electronics Engineering, or a related field. - More than 8 years of hands-on PCB layout experience in high-speed digital or optical communication products. - Proficient in Allegro PCB design software. - Strong knowledge of high-speed signal integrity, power integrity, PCB stack-up design, and layout best practices. - Experience with interfaces such as SerDes (e.g., 112G/224G PAM4), I²C, SPI, MDIO, and power delivery networks. - Familiarity with EMI/EMC mitigation techniques and thermal design considerations. - Solid understanding of PCB fabrication and assembly processes. What Will Put You Ahead - Experience with 800G & 1.6T optical transceiver PCB layout. - Familiarity with signal and power integrity simulation tools (e.g., Sigrity, Ansys, HyperLynx). - Previous involvement in volume production and high-reliability designs for data center or telecom applications.
應徵
10/16
神盾股份有限公司IC設計相關業
新竹縣竹北市2年以上大學
1.Analog and mixed mode circuit layout and verification 2.Co-work with designer for layout floor planning,routing and physical verifications 3.command file maintain
應徵
10/14
新竹縣竹北市1年以上大學
1. Probe Card PCB Layout 2. 確認產品需求/設計 3. 協助客戶完成PCB設計 4. 廠內外溝通,完成主管交辦事項
應徵
10/03
端方股份有限公司其他電子零組件相關業
新竹縣竹北市8年以上大學
IC layout
應徵
10/16
兆發科技股份有限公司其他電子零組件相關業
新竹市經歷不拘專科
PCB layout
應徵
10/01
緯穎科技服務股份有限公司電腦及其週邊設備製造業
新北市汐止區1年以上大學以上
1. PCB佈局、擺件、佈線 2. Design Rule & Allegro Constraint 設定 3. CAD/CAM檢查與Gerber輸出 4. 協助解決PCB設計、PCB製造及PCB組裝的各項工程問題
應徵
10/14
新北市樹林區經歷不拘大學
1.Layuot設計,PCB發包製作,SMT/DIP發包製作。 2.研究製作PCB產品相關分析與報告。 3.協助技術文件編寫。 Job Description 1.Layout design, PCB outsourcing and production, SMT/DIP outsourcing and production. 2.Research and create analyses and reports related to PCB product manufacturing. 3.Assist in the preparation of technical documents.
應徵
08/26
致光科技有限公司IC設計相關業
新竹市3年以上大學
1. Analog mixed signal IC layout 2. 熟悉IC Layout tool 3. 熟悉先進製程
應徵
10/15
予新科技有限公司IC設計相關業
新竹縣竹北市經歷不拘專科以上
擴大規模,大量徵才 1.專業Full Custom IC layout 2.對IC Layout 有興趣者, 須具有清晰之 邏輯觀念
應徵
10/09
瑞利光智能股份有限公司其他半導體相關業
新竹市2年以上大學以上
你將加入的團隊: 我們是一個重視 協作與知識分享 的團隊,鼓勵開放溝通與跨部門合作。你將有機會參與多樣化的專案,並在導師與資深工程師的指導下快速成長。我們提供技術培訓、職涯發展規劃,以及參與國際合作的機會,幫助你在職涯中持續進步。 【職位描述】 我們正在尋找一位細心且積極學習的 Layout 工程師 加入我們的團隊。此職位將參與 IC 及封裝設計的物理佈局工作,並與設計、製程及驗證團隊密切合作,確保設計品質與時程。 這是一個絕佳的機會,讓你在專業領域中持續成長,並與經驗豐富的工程師一同合作,學習最先進的技術與流程。 【工作內容】 1.協助執行 IC 佈局設計,包括 floorplanning、placement、routing 及驗證。 2.參與 Package Layout 設計,並與封裝工程師合作完成設計需求。 3.使用 Allegro 等工具進行封裝佈局設計與修改。 4.執行 DRC、LVS、ERC 等設計檢查,確保設計符合規範。 5.支援 Tape-out 相關流程與文件準備。 6.撰寫與維護設計流程文件與佈局規範。 7.積極參與團隊討論與技術交流,分享學習成果並協助他人。 【基本資格】 • 電機、電子、資訊工程或相關科系學士學位。 • 具備 2 年以上 Package Layout 設計經驗。 • 熟悉 Allegro 或其他封裝佈局工具。 • 具備基本 IC 佈局知識,並願意學習 Analog/Digital Layout 技術。 • 良好的溝通能力與團隊合作精神。 • 細心負責,能在時程壓力下完成工作。
應徵
10/17
台北市內湖區經歷不拘大學
負責 3D-IC Interposer 與類比 IP 佈局設計 (Virtuoso / Allegro),確保電性與實體規格,優化設計流程。 熟悉 Layout tools、Foundry PDK為佳。
應徵