「像素設計研發工程師」的相似工作

職責： ＊負責根據計劃需求進行資料收集到模型實作及評估的流程 ＊熟悉開發流程進行協作 ＊可以獨自部署模型到MCU平台 工作內容： ＊深度學習模型設計，包含模型訓練、驗證、微調，產生驗證報告 ＊嵌入式系統部屬，訓練完成模型部屬至嵌入式平台，了解compression、pruning、quantization基本概念 ＊晶片端模型部署 ＊AI 新技術研究、復現及評估 ＊資料分析，資料前處理、特徵提取、視覺化資料分布 ＊跨部門團隊開發，整合到終端系統後驗證AI算法結果

1. Device characterization and test key design. 2. 元件量測並提供desinger相關規格數據 3. 記憶體陣列設計

1. 3D電磁建模、信號完整性模擬、高頻Layout最佳化、PCB Layout、電路設計。 2. PCB&SMT發包、製程開發、工程驗證。 3. 主管交辦事項

- Audio/Video framework debug - Linux/RTOS system debug

1. 進行中大尺寸AMOLED顯示模組驅動系統的規格制訂 2. 進行中大尺寸AMOLED顯示模組驅動產品的算法開發及驗證

工作描述 - 跟據系統需求制定硬件架構及硬件功能列表 - 跟架構、物理實現以及芯片驗證團隊一起合作去交付滿足功能/時序/功耗要求的設計，並協助流片前跟流片後的問題分析 - 交付SOC設計項目的RTL/SDC/UPF 設計 崗位要求 - 碩士以上，電機、自動控制、電子、機械相關科系畢業為主 - 具5年以上數位IC設計經驗 - 熟悉CPU 相關的系統設計，協議，以及系統運行的相關行為 - 有實際芯片回來調適、問題分析、性能優化等相關的經驗 - 有高速數字系統相關的設計經驗，能夠運用設計手段去提高運行時脈 - 有DDR/PCIE/USB/UCIE/CXL 相關經驗為佳

1. 類比電路設計開發 2. 感測器元件開發與整合 3. 具CIS影像感測器相關類比IC電路設計驗驗者佳

我們在尋找具備一定基礎的數位電路前端設計師加入我們的團隊。負責從 RTL 到 Netlist 的完整設計流程，並確保在設計符合市場需求規格的同時，達成高性能、低功耗及面積優化的需求。因此該職位需要了解 IC設計流程，以及業界主流 EDA 工具的實際應用經驗。 工作職責 - 根據設計規格撰寫 RTL - 根據驗證需求建構 verification environment - 執行功能驗證，確保設計的正確性和完整性 - 使用工具生成符合時序、功耗和面積要求的 netlist - 使用工具進行靜態時序分析，確保設計符合時序要求 - 配合前後端工程師，協助完成佈局與布線流程，並確認產出之電路在時序、功耗等方便符合規格 - 分析並解決設計中的時序、功耗及訊號完整性問題

1.熟悉硬體工程師的職責。 2.design philosophy, circuit entry , layout guidance ,performance analysis, prototype debugging。 3在ARM based 領域，Linux platform。 4.對FPGA 熟悉，或RFSOC 清楚。

☆歡迎計畫年後轉職人才，提前面試卡位!! 工作內容 1. 負責Ansys SIwave/HFSS/Q3D 等高頻軟體技術支援，包含售前/售後支援、教育訓練 2. 拜訪客戶介紹、推廣軟體以及解決方案 3. 與原廠技術團隊對接，協助溝通/解決客戶問題、學習軟體新功能 4. 高頻相關工程專案規劃與執行 5. 支援公司市場行銷活動 ---------------------------------------------------- 本公司具備Ansys產品專業技術人員，擁有廣大的技術資源供學習， 市場遍及台灣、中國及東協等地。 我們不斷地開拓新技術及市場，誠摯希望有志一同的你加入~ 歡迎光學、電磁學、電子電路、電磁干擾、光波導、矽光子各領域專家加入我們的團隊!! 思渤科技培養的不只只針對工作需求的專業工程技術人才， 更是培養技術人才自身技術品牌的職涯延伸， 讓你不單只是單一技術在此發展， 而是廣闊長遠的打造出個人技術品牌知名度， 讓你在專業領域中與更多佼佼者一起發光發亮!! ｜遠距辦公。節省通勤成本。溝通不斷線｜ ☆業務試用期三個月通過後，即可申請遠距辦公方式！ ☆每週只需進公司辦公一天，剩下四天靈活運用外勤出差或在家辦公，節省塞車通勤時間，線上溝通快速不斷線。 ｜舒適好開公務車。公務拜訪便利又安全｜ ☆提供三年內新車預約公務拜訪使用，安全又舒適。 ☆不需自己養車，找車位，公司定期保養管理，外勤無負擔。 ｜薪獎優渥。輕鬆get百萬年薪！｜ ☆業績獎金 ☆盈餘獎金 ☆年終獎金 ☆中秋、端午獎金 ☆配發公務機 ☆結婚禮金/生育津貼 ☆推薦人才獎金 ☆近3年平均調薪幅度3~5%

Job Description: As a team member of analog product business group, this role will support Analog IC circuit design of mixed-signal ICs, such as sensors, motor drivers, data converters. Key Responsibilities: 1. Co-work with talented design teams to develop high performance sensor related integrated circuits and products, such as Hall effect sensor, temperature sensor. 2. Contribute to chip architecture and circuit design decisions 3. Collaborate with validation, product engineering and test engineering teams to enable successful transfer to production 4. Also, will be responsible for circuit requirements definition, design, simulation and analysis, layout/test support, documentation and customer support for sensor applications. Qualifications: 1. Demonstrate strong analytical and problem-solving skills 2. Strong time management skills that enable on-time project delivery 3. In depth working experience with Cadence composer and Virtuoso, Spectre, HSpice and mixed-signal design flow. 4. Experience in lab measurement and equipment. 5. Self-starter. Passionate about creative work. Good communication skills and team player. Able to take the initiative and drive for results.

[1] 3-5 年 IPCAM/NVR 工作經驗。 [2] 熟悉 影音串流格式 (H264/H265/MP3/AAC/Opus/aLaw/uLaw/m3u8/...)。 [3] 熟悉 RTP/RTSP, WebRTC, HLS, ll-HLS, TLS。  [4] 精通 ffmpeg。 [5] 精通 C/C++ 語言。 [6] 熟悉 Linux 作業系統。 [7] 曾在不同的 ISP/AI-ISP 上進行影像品質的調校。

【職位描述】 RVI公司新創的光通訊引擎(Optical Engine)封裝製程開發。負責設計、開發、製程整合、測試先進封裝光模組，涵蓋矽中介層、玻璃中介層、光學器件製程整合、與高階基板。負責從概念到生產的封裝製程設計，製程整合、光源系統封裝、與光引擎品質和性能研究。 【主要職責】 1.負責矽光子產品的光引擎光學結構設計、熱管理、光電轉換、封裝製程整合。 2.協作電路模擬、光學模擬、設計，以及晶片與光學元件的選擇與驗證。 3.與上游廠商討論光引擎電子元件規格、光學元件規格，並提供封裝技術建議。 4.協助完成矽光子光引擎樣品的製作，確保產品符合設計要求並達到高品質標準。 Position Description: Join RVI's innovative Optical Engine development team, focusing on advanced packaging processes for next-generation optical communication engines. This role involves the design, development, process integration, and testing of advanced optical modules, including silicon interposers, glass interposers, optical component integration, and high-end substrates. The engineer will lead packaging process design from concept to production, ensuring system-level performance, thermal and optical optimization, and overall product quality. Key Responsibilities: 1.Lead the design and integration of optical engine packaging for silicon photonics products, including optical structure design, thermal management, optoelectronic conversion, and process integration. 2.Collaborate on electrical and optical simulation, design validation, and component selection for chips and optical elements. 3.Communicate with upstream vendors to define specifications for electronic and optical components, and provide packaging technology recommendations. 4.Assist in the prototyping and fabrication of silicon photonic optical engines, ensuring compliance with design specifications and achieving high product quality standards.

【請您至緯創官方網站進行投遞】https://jobs.wistron.com/#/app 官網投遞之履歷將優先審閱，請您以個人信箱進行帳號註冊，以利後續與您進行聯繫，謝謝！ 工作內容: 1.維修技術研究及驗證 2.失效分析方法研究及工具開發 3.參與新產品的 P.R 並對生產的設計問題、製造問題、工藝問題、質量問題進行分析並整理troubleshooting guide 4.需海外出差(技術支援)

(a) 負責Tcon IC開發 (b) 負責數位影像處理IP開發 (C) 1.整合使用 FPGA IP，具模擬驗證以達功能的需求 2.系統驗證項目的規劃及系統整合與測試 3.開發、撰寫及驗證 Verilog code (D) 1.使用System Verilog、UVM驗證數位IP 2.依據規格擬定測試計畫並建立隨機測試向量 3.與Design Team密切合作，提高function/code test coverage

1. MEMS MIC, Module 設計與開發 1.1 負責專案需求進行產品設計以及新產品研發工作 1.2 負責新開發規格與代工廠進行製程設計與檢討 1.3 負責評估新產品新設備規畫，擬定計畫，展開驗證 　1.4 與協力廠商開發新材料，新設備，以達到新產品或客戶需求 2. 新產品開發管理 2.1 負責工程階段，異常分析，驗證，排除，生產數據監控，良率提升， 2.2 負責相關文件制定，協同管理單位撰寫管理文件 2.3 負責優化產品製程與材料變更，提升後續量產可靠性並降低成本與生產風險 3.產品管理 3.1 負責量產產品長期優化規劃，良率以及效率提升，並提出解決方案 3.2 配合品質團隊進行產品可靠度驗證與優化 4.其他主管交辦事項

你將加入的團隊： 我們是一個重視 協作與知識分享 的團隊，鼓勵開放溝通與跨部門合作。你將有機會參與多樣化的專案，並在導師與資深工程師的指導下快速成長。我們提供技術培訓、職涯發展規劃，以及參與國際合作的機會，幫助你在職涯中持續進步。 【職位描述】 我們正在尋找一位細心且積極學習的 Layout 工程師 加入我們的團隊。此職位將參與 IC 及封裝設計的物理佈局工作，並與設計、製程及驗證團隊密切合作，確保設計品質與時程。 這是一個絕佳的機會，讓你在專業領域中持續成長，並與經驗豐富的工程師一同合作，學習最先進的技術與流程。 【工作內容】 1.協助執行 IC 佈局設計，包括 floorplanning、placement、routing 及驗證。 2.參與 Package Layout 設計，並與封裝工程師合作完成設計需求。 3.使用 Allegro 等工具進行封裝佈局設計與修改。 4.執行 DRC、LVS、ERC 等設計檢查，確保設計符合規範。 5.支援 Tape-out 相關流程與文件準備。 6.撰寫與維護設計流程文件與佈局規範。 7.積極參與團隊討論與技術交流，分享學習成果並協助他人。 【基本資格】 • 電機、電子、資訊工程或相關科系學士學位。 • 具備 2 年以上 Package Layout 設計經驗。 • 熟悉 Allegro 或其他封裝佈局工具。 • 具備基本 IC 佈局知識，並願意學習 Analog/Digital Layout 技術。 • 良好的溝通能力與團隊合作精神。 • 細心負責，能在時程壓力下完成工作。

此職務負責開發 2D 轉 3D 影像重建與表面形貌分析演算法，涵蓋影像校正、點雲融合、深度重建與後處理等流程。同時建置 GUI 介面與效能優化，整合視覺化、量測與統計分析功能。 1.開發2D→3D表面形貌重建演算法。 2.建立影像校正、對位、配準與點雲融合流程,優化重建精度與效能。 3.設計inline/ofline分析程式-實作表面分析模組整合資料後處理。 4.使用Qt開發GUI。 5.整合重建結果之載入、視覺化、量測、統計、匯出等功能。 6.進行效能最佳化與演算法封裝。

1. 具備矽光子相關 EDA 版圖設計軟體 使用經驗（如 Cadence Virtuoso、Synopsys OptoDesigner、Luceda IPKISS 等）。 2. 熟悉矽光子 光學模擬與設計優化，能操作 Lumerical FDTD / MODE / INTERCONNECT 等模擬軟體，並具備量測與驗證能力。 3. 具備矽光子 / 光學測試 / 光學元件開發與設計相關經驗。 4. 具有良好的技術文件撰寫能力，能清楚表達設計思路與實驗結果。

【產品範疇】 1.DDI / TP / TDDI/ TCON/ Power等顯示相關產品 【工作內容】 1. SI/PI/EM issue solving, performance optimization, and design rule development 2. Chip/PKG/Board simulation and measurement for SI/PI/EM issue. 3. Co-work with system engineers, IC designers, and customers on product design-in tasks.