「Layout工程師」的相似工作

1. Analog mixed signal IC layout 2. 熟悉IC Layout tool 3. 熟悉先進製程

1. 領導、管理團隊 2. 熟悉 Layout Edit Tool 的操作 3. 熟悉 Physical Verification Tool 的操作 4. 負責 IC 電路佈局、優化和驗證 5. 確保 IC 佈局符合 Circuit Designer 設計需求及產品、製程等規範

【工作內容】 • 我們正在尋找具備先進製程經驗的 IC Layout 工程師，加入團隊後可以參與高階SoC /Analog IP 的實體實現，並負責以下工作： -Mixed-Mode FinFET Layout 設計與繪製，確保電路佈局在效能、面積與可靠性之間取得最佳平衡。 -進行 FinFET 製程相關的 DRC / LVS / ERC 驗證，確保設計符合法規與 Foundry 要求。 -熟悉 XRC & EM/IR 分析流程，進行可靠性評估，並針對潛在問題提出改善方案。 【職務條件】 • 必備條件：具備 FinFET 製程經驗，能獨立進行版圖設計與驗證。 -具備類比電路佈局經驗，了解電路特性與佈局考量，能與設計工程師密切合作。 -具備良好的溝通能力與團隊合作精神，能在專案時程內交付高品質成果。

1. 需具備類比IC Layout、BCD Prcoess整合經驗。 2. 需負責全晶片整合佈局和驗證 3. 熟悉Virtuoso, Laker, Calibre使用 4. 此職務上班地點在新竹辦公室

在Gemini (APU) 晶片系列的設計中,做類比與數位IC佈局(Layout)和DRC, ERC, ANT, LVS之驗證, 該系列的晶片可提供高效率且廣泛的AI應用　　　　　

1.Fully custom IC layout for analog 2.Channel or whole chip integration 3.Responsible for layout design,layout verificaion and tapeout.

Full Customer Layout

歡迎對象： 1. 擁有電路佈局設計 (IC Layout) 相關經驗一年以上者 2. 對電路佈局設計 (IC Layout) 有興趣者 3. 相關科系，或非本科系都可 職務內容： 1. 熟悉 Layout Edit Tool 的操作 2. 熟悉 Physical Verification Tool 的操作 3. 負責 IC 電路佈局、優化和驗證 4. 確保 IC 佈局符合 Circuit Designer 設計需求及產品、製程等規範

1.負責部分全定製版圖的設計和驗證。 2.確保IC佈局符合Circuit Designer設計需求及產品、製程、電氣的規範。

1. Analog mixed signal IC layout 2. 熟悉IC Layout tool

1. 負責IC版圖的自動佈局佈線、優化和驗證。 2. 確保IC佈局符合Circuit Designer設計需求及產品、製程、電氣的規範。

擴大規模，大量徵才 1.專業Full Custom IC layout 2.對IC Layout 有興趣者, 須具有清晰之 邏輯觀念

analog and digital circuit layout繪製

1.鋰電池BMS電路layout設計 2.確認電路PCB及FPC layout 3.開發新的軟性PCB及高速PCB的驅動板 4.相關layout文件處理 5.協助處理其他產品設計相關事宜 6.配合電子及機構工程師作業及主管交辦事項

1、具學習 IC Layout 學習熱忱、具FinFET經驗者佳。 2、Layout Tool的運用&學習(Virtuoso , Laker, calibre...)。 3、可接受出差。 4、 無經驗可。

【職務內容】 ˙需具備HV經驗 Level Shifter（含 HV Device）、Charge Pump、Source Driver、OpAmp / DAC、TCON（含 Digital Layout + Clock Tree） ˙需具備3-5年Driver相關經驗 ˙需熟悉繞線（Routing） ˙Block-Level設計經驗可 ˙能讀懂 Calibre DRC command file 語法佳 ˙具備28/22nm HV製程經驗佳 ˙無需英文能力，全台灣團隊

Job Summary: Layout Engineer will work directly and indirectly with Design / CAD / Layout Manager in development of Mixed-Signal and Analog Integrated Circuits. Individual perform job professionally and independently. The following are the requirements for this job function. Essential Functions: • Chip Planning • Project Schedule / Layout Schedule Estimation • Device Placement on block level according to matching requirements • Block implementations on Top Level • Top Level connections • Signal matching / sensitive nets shielding technique • Chip power / ground planning • Integration of Analog top with Auto-Placement-Routing • Pad / ESD rule and routing / connection • Database DRC & LVS verifications on either DIVA or Dracula basis • Chip Tape-out in accordance with company’s Tape-out Procedure • Positive Attitude Qualifications: • 3+ years Layout experience in Analog and/or Mixed-Signal Circuit Design • Ability to do chip plan, estimate die size and project schedule • Ability to resolve DRC & LVS data verification and tape out chip independently • Familiarity with fundamentals of analog processes • Experience with Cadence and/or VIRTUOSO tools preferable

我們正在尋找具 2-3年以上經驗的資深版圖工程師，能獨立負責 Analog/Mixed-Signal/SoC IP 及 Top-Level Layout。 需熟悉 layout tool、CMOS 製程與 DRC/LVS 驗證，具高速介面經驗佳。 此職位需規劃 Floorplan、Power/Clock Routing、跨部門協作。 曾參與完整 Tape-out 專案者優先。 職務內容： 1.Interface IP layout 2.Ensure DRC/LVS clean 3.Ensure DRC/LVS clean 4.Fix EM/IR issue 5.Layout environment setup 6.IO planning, placement and routing 7.Help designer to debug and support FIB plan

1. 負責IC佈局和佈線的設計和開發 2. 實現佈局和佈線的細節設計和調整 3. 與相關的團隊成員合作，確保佈局和佈線設計能夠達到高效率和性能 4. 配合其他工程師進行相關的測試、分析和報告 5. 解決相關佈局和佈線問題 6. 修改維護 Command file 7. 使用CADENCE VIRTUOSO或LAKER等工具進行IC佈局和佈線的驗證

##工作內容 1.電子元件PAD、DRA檔建立，維護資料庫及完成相對應文件。 2.依據硬體設計工程師所提供的Schematics進行元件放置以及PCB佈局。 3.依據電磁模擬工程師所提供的設計進行 PCB 佈局的修改。 4.與機械工程師配合、輸出圖檔。 5.併板、 Gerber產出，與板廠溝通 PCB製作細節。 6.完成主管交付任務。 ##技能條件 1.熟悉Allegro PCB Designer軟體。 2.具電路、元件封裝、散熱等基本知識。 3.具備傳輸線、匹配、EMC等基本概念。 4.良好的溝通協調能力。