「Layout工程師」的相似工作
神盾股份有限公司共500筆
08/26
10/14
詰鎧科技股份有限公司IC設計相關業
1. 領導、管理團隊
2. 熟悉 Layout Edit Tool 的操作
3. 熟悉 Physical Verification Tool 的操作
4. 負責 IC 電路佈局、優化和驗證
5. 確保 IC 佈局符合 Circuit Designer 設計需求及產品、製程等規範
10/27
10/25
緯創軟體股份有限公司電腦軟體服務業
【工作內容】
• 我們正在尋找具備先進製程經驗的 IC Layout 工程師，加入團隊後可以參與高階SoC /Analog IP 的實體實現，並負責以下工作：
-Mixed-Mode FinFET Layout 設計與繪製，確保電路佈局在效能、面積與可靠性之間取得最佳平衡。
-進行 FinFET 製程相關的 DRC / LVS / ERC 驗證，確保設計符合法規與 Foundry 要求。
-熟悉 XRC & EM/IR 分析流程，進行可靠性評估，並針對潛在問題提出改善方案。
【職務條件】
• 必備條件：具備 FinFET 製程經驗，能獨立進行版圖設計與驗證。
-具備類比電路佈局經驗，了解電路特性與佈局考量，能與設計工程師密切合作。
-具備良好的溝通能力與團隊合作精神，能在專案時程內交付高品質成果。
10/14
詰鎧科技股份有限公司IC設計相關業
歡迎對象：
1. 擁有電路佈局設計 (IC Layout) 相關經驗一年以上者
2. 對電路佈局設計 (IC Layout) 有興趣者
3. 相關科系，或非本科系都可
職務內容：
1. 熟悉 Layout Edit Tool 的操作
2. 熟悉 Physical Verification Tool 的操作
3. 負責 IC 電路佈局、優化和驗證
4. 確保 IC 佈局符合 Circuit Designer 設計需求及產品、製程等規範
10/22
10/25
君曜科技股份有限公司IC設計相關業
1.Fully custom IC layout for analog
2.Channel or whole chip integration
3.Responsible for layout design,layout verificaion and tapeout.
10/27
登豐微電子股份有限公司IC設計相關業
1. 需具備類比IC Layout、BCD Prcoess整合經驗。
2. 需負責全晶片整合佈局和驗證
3. 熟悉Virtuoso, Laker, Calibre使用
4. 此職務上班地點在新竹辦公室
10/14
1. Responsible for layout cells, blocks, top routing and verification to tape out.
2. Cooperate with designers to complete projects in high quality and on schedule.
10/27
矽拓科技股份有限公司半導體製造業
1.對先進製程 IC Layout 有興趣者, 歡迎非本科系
2.熟悉EDA tools：Cadence Virtuoso,Laker,Calibre。
3.曾通過財團法人自強工業科學基金會IC佈局工程師培訓計畫
4.相關科系.有FinFET經驗者佳
10/23
兆發科技股份有限公司其他電子零組件相關業
1、具學習 IC Layout 學習熱忱、具FinFET經驗者佳。
2、Layout Tool的運用&學習(Virtuoso , Laker, calibre...)。
3、可接受出差。
4、 無經驗可。
10/22
億光電子工業股份有限公司光電產業
1.Layuot設計，PCB發包製作，SMT/DIP發包製作。
2.研究製作PCB產品相關分析與報告。
3.協助技術文件編寫。
Job Description
1.Layout design, PCB outsourcing and production, SMT/DIP outsourcing and production.
2.Research and create analyses and reports related to PCB product manufacturing.
3.Assist in the preparation of technical documents.
10/22
超赫科技股份有限公司IC設計相關業
1. 高速以及高頻訊號多層板(16層)的PCB layout。
2. 電子元件symbol與footprint檔建立，維護資料庫及完成相對應文件，設定layout判斷條件、走線規範、擺件、線路優化。
3. 與硬體設計、機構與熱流工程師討論合作完成佈局修改。
4. 產品相關文件，Gerber產出，EBOM，MBOM。
5. 協助有關PCB設計、生產工藝、PCBA與元件備料等各項工程問題。
6. 併板、Gerber產出，與PCB板廠溝通PCB製作細節。
7. Design Rule以及Layout Review規劃及檢查機制建立。
8. 完成主管交付任務。
10/27
英屬開曼群島商世芯股份有限公司台灣分公司IC設計相關業
負責 3D-IC Interposer 與類比 IP 佈局設計 (Virtuoso / Allegro)，確保電性與實體規格，優化設計流程。
熟悉 Layout tools、Foundry PDK為佳。
10/27
瑞利光智能股份有限公司其他半導體相關業
你將加入的團隊：
我們是一個重視 協作與知識分享 的團隊，鼓勵開放溝通與跨部門合作。你將有機會參與多樣化的專案，並在導師與資深工程師的指導下快速成長。我們提供技術培訓、職涯發展規劃，以及參與國際合作的機會，幫助你在職涯中持續進步。
【職位描述】
我們正在尋找一位細心且積極學習的 Layout 工程師 加入我們的團隊。此職位將參與 IC 及封裝設計的物理佈局工作，並與設計、製程及驗證團隊密切合作，確保設計品質與時程。
這是一個絕佳的機會，讓你在專業領域中持續成長，並與經驗豐富的工程師一同合作，學習最先進的技術與流程。
【工作內容】
1.協助執行 IC 佈局設計，包括 floorplanning、placement、routing 及驗證。
2.參與 Package Layout 設計，並與封裝工程師合作完成設計需求。
3.使用 Allegro 等工具進行封裝佈局設計與修改。
4.執行 DRC、LVS、ERC 等設計檢查，確保設計符合規範。
5.支援 Tape-out 相關流程與文件準備。
6.撰寫與維護設計流程文件與佈局規範。
7.積極參與團隊討論與技術交流，分享學習成果並協助他人。
【基本資格】
• 電機、電子、資訊工程或相關科系學士學位。
• 具備 2 年以上 Package Layout 設計經驗。
• 熟悉 Allegro 或其他封裝佈局工具。
• 具備基本 IC 佈局知識，並願意學習 Analog/Digital Layout 技術。
• 良好的溝通能力與團隊合作精神。
• 細心負責，能在時程壓力下完成工作。
10/15
盧森堡商達爾國際股份有限公司台灣分公司半導體製造業
Key Responsibilities:
1. Design complex layout for mixed signal and analog circuit in CMOS
technologies.
2. Work with circuit designers to floor plan and complete the layout.
3. Run and fix complete set of physical design verification and reliability
verification.
4. Review and analyze the layout with the circuit designers.
5. Layout integration and final verification for tape out.
Qualifications:
1. Experience in 28nm process node is preferable.
2. 3 years of relevant analog mixed signal or Serdes layout design experience.
3. Experience in whole chip layout floor planning & integration.
4. Experience working with most EDA tools like Virtuoso layout editor(IC618)、
Calibre DRC/LVS/XRC、Laker OA or L3.
5. Must have strong communication skills and be a team player.