【工作內容】 1. IP介面控制和時序處理 2. 晶片上層連線和系統整合 3. 使用Verilog設計和功能模擬 4. 使用FPGA進行功能驗證 5. 晶片合成並完成DFT, multi-clock和timing等設計 6. 與後段整合合作, 完成晶片驗證並T/O 【需求條件】 1. 碩士畢業,數位IC設計3年以上經驗 2. 熟悉ASIC設計和開發流程 3. 熟悉Verilog, Synthesis, formal, STA, FPGA驗證等流程 4. 熟悉上層整合和IP介面 5. 具有T/O量產經驗者佳 6. 具有low power和UPF設計經驗者佳
待遇面議
(經常性薪資達 4 萬元或以上)
1. 熟悉ASIC設計和開發流程 2. 熟悉Verilog, Synthesis, formal, STA, FPGA驗證等流程 3. 熟悉上層整合和IP介面 4. 具有T/O量產經驗者佳 5. 具有low power和UPF設計經驗者佳
◆薪資有保障◆ 三節獎金 年度調薪 員工分紅,與公司共享營運成果 員工認股權制度/成立員工福利持股會,一起參與公司經營與成長 ◆玩樂無極限◆ 優於勞基法之特休制度,每年額外提供彈性休假 定期舉辦員工旅遊活動,適時放鬆員工身心靈 定期聚餐和慶生活動 年度尾牙活動 成立各式社團,鼓勵員工共同培養興趣 特約健身房,建立運動好習慣 ◆無後顧之憂◆ 彈性上下班制度 除勞保、健保,另享員工團保,讓員工有更好之醫療品質與保障 免費年度健檢,了解自身健康情形 提供婚、喪、喜、慶之慰問金 ◆共同成長茁壯◆ 提供外訓課程補助,鼓勵每位員工切實追求自我學習和成長 建立暢通與開放的多元化溝通管道,讓員工更能參與公司發展規劃 實施管理與專業職能雙重晉升管道,以期適才適所