「數位整合IC設計工程師」的相似工作

(a) 負責Tcon IC開發 (b) 負責數位影像處理IP開發 (C) 1.整合使用 FPGA IP，具模擬驗證以達功能的需求 2.系統驗證項目的規劃及系統整合與測試 3.開發、撰寫及驗證 Verilog code (D) 1.使用System Verilog、UVM驗證數位IP 2.依據規格擬定測試計畫並建立隨機測試向量 3.與Design Team密切合作，提高function/code test coverage

我們專注於3D影像立體雙目視覺技術 產品應用於3D 影像辨識、360 度環景拍照、攝影或AR 與VR 職務內容： ★ USB2.0/3.1或 MIPI 介面之2D/ 3D 影像處理與壓縮之 IC 開發 ★ 影像處理與壓縮相關數位 IP暨產品之開發設計、測試、驗證 條件要求： 1. 對IP Verification, System Verification 有興趣 2. 熟Verilog coding 與 ASIC design Flow 與 Timing Closure 3. 或有 SoC IC 開發經驗 4. 對開發人工智慧((AI) 晶片與邊緣運算有興趣者

ASIC design engineer responsible for post-RTL design flow. He/She will be responsible for block and /or chip level synthesis, timing closure, DFT generation, and ECOs. The responsibilities include but are not limited to. •    Improve the design methodology and flow. •    Synthesis, timing closure, and DFT support for various types of SerDes IPs ranging from 10Gbps to 224Gbps data rates for different applications. •    Collaborate with Analog/Digital design teams to deliver competitive SerDes IP solutions for all the Marvell product lines. •    Provide support to the product teams, for both pre and post-silicon

1. Architecture design and RTL implementation of Automotive/Smartphone chipset 2. SoC system power and performance analysis 3. SoC system bus and memory subsystem design, integration, and modeling 4. SoC low power design, integration, and modeling 5. SoC functional safety analysis, design, integration, and modeling 6. SoC cyber security analysis, design, integration, and modeling

【成為円星人】 円星科技由一群專業與充滿熱情的夥伴創立於2011年，為積體電路矽智財設計服務業之新秀，秉持著『成為半導體業最值得信賴之IP公司』的願景，追求永續經營與成長。 誠摯歡迎您成為円星人，加入我們，站上國際舞台！ 一起共同打拚，以精品文化之精神，創造價值，追求卓越！ 【職務簡介】 M31主要業務為向 IC 設計業者和晶圓代工廠授權 IP，此職務為負責IO電路設計相關之職缺。 【將負責的工作內容】 1. ESD/Latch-up防護設計與驗證 2. I/O電路設計 (Fail safe, Tolerant, Cascade) 3. 高速IO 電路設計 (DDR, ONFI, SDIO) 4. LDO/POR/VDT 電路設計 5. XTAL oscillator 電路設計 6. Analog circuit, IO, PISI, ESD Basic/Advanced Knowledge 【條件與特質】 1. Analog circuit, IO circuit design and simulation 2. 擅長工具-SPICE, Virtuoso 3. 有IO 相關工作經歷3年以上, Analog/IO Basic/Advanced Knowledge 如果您有以上相關經驗且對此職缺有興趣，歡迎投遞您的履歷！

想找一個能真正發揮實力、與頂尖團隊共同打造未來技術的平台嗎？ 在芯鼎，我們結合 AI 與影像處理技術，開發具突破性的SoC解決方案，應用於自動駕駛、無人機、機器人、AI 與高效能運算等前沿領域。我們以 ARM 架構（基於 ARM Compute Sub-System & SystemReady）為基礎，打造引領未來的先進視覺以及 AI SoC 設計平台。 在這裡，你將有機會： 與資深工程師與跨域團隊合作，挑戰技術極限 深入 AI 系統與 SoC 架構設計，推動產業升級與創新 從 SoC 微架構、設計實作到驗證流程，全面提升技術視野與實戰能力 無論你擅長或有興趣領域 ，是 IC 設計（DE）、驗證開發（DV），先進製程晶片實體設計含前後端優化以及可測試性設計（Physical design ，DFT）。 我們誠摯邀請你加入芯鼎，與我們一起打造改變世界的設計架構平台！ ***最終職稱與職級將依學經歷與專長核定*** 【SoC 平台、IP 整合】職責與技能(3年以上專業經驗) 1. 規劃與實作 SoC 系統架構，執行模組功能驗證與整體平台驗證 2. 整合並驗證各類高速介面與標準 IP，包括：ARM 架構、UCIe、PCIe、DDR、Ethernet、USB、MIPI TX/RX、eDP、Security Engine 等 加分技能： 1. 熟悉晶片開發全流程，涵蓋前端 RTL 設計、驗證，到後端實作與收斂 2. 具備跨模組與跨部門協同整合經驗，能有效推動系統級平台建構與整合效率 【Design Verification (DV)】職責與技能(3年以上專業經驗) 1. 建立並維護模組與系統層級的驗證環境 2. 使用 SystemVerilog 撰寫測試平台，進行功能驗證與模擬分析 3. 撰寫並整合 SystemVerilog Assertions（SVA）以提升驗證覆蓋率與錯誤檢出能力 必要技能： 1. 精通 UVM（Universal Verification Methodology）驗證方法學 2. 熟悉 AMBA 協定（AXI、AHB、APB 等）之功能與驗證應用 3. 熟悉硬體驗證平台，如 Synopsys HAPS, Synopsys ZeBu，具備實際部署或加速驗證經驗者尤佳 【PD/Design for Testability (DFT)】職責與技能(3年以上專業經驗) 1. 實作區塊與整合等級的可測試性設計（包含 DC/AC Scan、Boundary Scan (BSD)、MBIST 與 Repair） 2. 撰寫與維護 DFT 模式下的 SDC，協助 APR 與前端設計團隊完成時序收斂 3. 執行 RTL 等級的綜合（synthesis），並配合 DFT 架構需求整合設計流程 必要技能： 1. 熟悉 Synopsys 或 Mentor 的 DFT 工具與完整設計流程 2. 熟悉 UPF (Unified Power Format) 與 Synopsys 綜合工具（如 Design Compiler） 3. 具備 Scan Stitch、MBIST 修補、自動測試向量生成等相關經驗者優先

1. IC產品之研發與應用設計 2. 建立IC產品基礎規格並設計IC電路 3. 降低產品成本，提高IC品質，支援軟/硬體開發 4. 熟數位IC設計及相關工具 Verilog HDL、Cadence IES simulator 、FPGA tools、Synopsys DC

Design CPU functional units. Responsibilities  Defining micro-architecture of the functional units  Writing RTL codes of the functional units  Writing documents of the function units  Working with cross-division teams to resolve functional, performance, power, and frequency issues related to the functional units Qualifications  Available to start work three months after being hired.  3+ years of recent experience with Verilog logic design  Knows CPU micro-architecture, e.g. instructions, pipeline, caches, MMU  Knows power consumption of digital circuits  Good communicator in verbal and writing in English

1. 光通訊產品相關高速介面數位設計 (112G PAM4 SerDes) 2. 依據系統規格, 執行架構設計以及撰寫硬體描述語言 (RTL) 3. 具有高速介面, 低功耗, 以及D/A混合電路設計經驗者尤佳

## 職務說明 - 應用於無人機雷達系統 - 數位IP架構設計與實作。 - 透過MATLAB/C++協助數位IP驗證 - 透過FPGA整合與驗證。 ## 技能要求 - 具備數位訊號處理經驗 - 具備數位電路設計經驗 - 程式語言必要：Verilog/VHDL, TCL, ##加分條件： - 具備雷達/通訊訊號處理、數位設計架構 - 具備RF/Analog 知識與RF/Analog校準設計 - 程式語言: MATLAB, python, c, c++, Chisel3

- 用Verilog/SystemVerilog撰寫RTL，負責數位電路介面與模擬驗證。 - 參與晶片模組整合與ASIC合成（含DFT、時序收斂）到Tape-out。 - 主導設計專案與SoC整合。 - 帶領小團隊（3人），負責任務分配與技術指導。

Responsible for digital IP coding and micro-architecture design of low-power, high-performance LLM inference accelerators. Drive mapping of lightweight frameworks such as llama.cpp onto NPU, plan compute/memory subsystems, and optimize quantization & KV-cache for production-ready LLM SoCs. Write RTL specs and guide DV plans and P&R convergence for PPA targets. 1. 研讀規格。 2. IC數位邏輯線線路的研發設計。 3. IC數位邏輯線路模擬與合成。 4. FPGA的合成規劃與測試驗證。 5. IC的靜態時序分析 (Static Timing Analysis)。 6. IC佈局後的線路模擬。 7. 撰寫IC規格設計書。 8. IC的除錯與工程變更修改。 9. 協助系統應用部門的進行IC驗證版的規劃。

【在華邦，學習不設限，讓AI技術力與你的未來力同步成長!】 我們深信「人才永續」是企業創新的核心動能。華邦持續投資於數據素養與AI應用的培育，支持每一位人才掌握AI與數據應用的核心能力。 ．內部學習平台提供超過4,000堂線上課程，其中包含近850堂資料科學、人工智慧、數據思維與程式技術等多元主題，支援彈性自主學習 ．建立跨部門的 AI實作班與技術社群，定期舉辦研習與交流活動，讓知識轉化為實戰力 ．完善數據應用學習資源，結合資料呈現(Power BI、Tableau)、資料處理(Python、JMP)、流程自動化(Power Automate、UiPath)、AI助手(Copilot)，協助同仁有效以數據驅動決策與創新。 ．搭配專業語言學習平台，提供學習補助與資源，鼓勵同仁持續進修，拓展國際視野 無論你是技術新秀還是資深專才，華邦鼓勵所有領域都能與AI結合，與國際接軌。持續精進、突破自我！ 【邀請您將104履歷同步上傳至華邦官方網站，將使您的履歷優先被主管看見】此職缺履歷登錄網址:https://bit.ly/4lHkbzD [工作內容] 1. Responsible for design and development of digital ICs, including Verilog RTL coding, functional verification, and optimization. 2. Participate in the complete ASIC design flow: specification, RTL design, synthesis, static timing analysis, and physical design handoff. 3. Perform Design-for-Test (DFT) implementation, including scan insertion and MBIST, to support manufacturability and testability. 4. Support SoC integration, including bus protocols (AMBA) and high-speed interfaces (PCIe, SerDes).

The successful candidate will work with team members and apply his/her design techniques to work on different phases of complex logic design for ASIC/SOC project. The role will include working on the following tasks from time to time: HDL coding, documentation, RTL quality check, cooperate with back-end engineer etc. 【Key Responsibilities】 - Responsible for front-end digital logic design in ASIC/SOC projects. - Perform HDL coding (Verilog/SystemVerilog). - Prepare and maintain design documentation (specifications and design documents). - Conduct RTL quality checks (Lint, CDC, power analysis, etc.). - Collaborate with Backend/Physical Design engineers to achieve timing closure. 【Core Requirements】 - Education/Experience: Master’s degree with ≥ 2 years, or Bachelor’s degree with ≥ 3 years of digital ASIC/SOC design experience. - RTL Design: Proficient in RTL coding using Verilog/SystemVerilog or VHDL. - TO / Front-End Flow: Familiar with front-end design flow, including synthesis, Lint, CDC, and STA. - EDA Tools: Experience with tools such as Lint, CDC check, and PrimeTime PX (power analysis). - Documentation: Ability to write design specifications and technical documents. - Collaboration: Work closely with the Design Verification (DV) team on IP verification. 【Preferred Qualifications】 - Familiarity with CPU architectures (x86/ARM/8051). - Knowledge of AMBA bus protocols (AXI/AHB/APB). - Understanding of PCIe protocol.digital IP/SOC design verification.

1. 有TDDI IC開發經驗, AFE/DSP/MCU 開發經驗者 2. 有IC串接與MCU協同架構開發經驗者 3. 有開發TFT-LCD面板相關時序控制器經驗者 4. 有數位訊號經驗與通訊原理者尤嘉

1. SOC/IP 整合工作，從RTL到 Netlist 2. clock tree structure design 3. Lint / CDC check / Synthesis/ DFT/ LEC

1. Driver IC 設計 2. TCON IC 設計 3. 高速介面電路設計 4. 依照演算法開發設計數位電路，以達到系統的要求。

1. 熟悉數位IC整合流程, 包含RTL模擬 2. 熟悉時序分析及功耗分析流程 3. 有低功耗分析經驗者尤佳 4. 有實體設計經驗者尤佳

【產品範疇】 MOBILE(手持裝置)驅動晶片 【工作內容】 LCD driver(含OLED) Timing Control數位電路的研發設計與驗證 【需求條件】 1.熟悉HDL coding, simulation, synthesis, and STA flow，有量產經驗尤佳 2.熟悉LCD driver(或OLED)規格，具有相關工作經驗尤佳 3.熟悉Timing Control(Global Timing or SRC control timing or GIP timing)數位電路設計，有相關開發經驗者尤佳

RTL coding/synthesis/simulation/verification