「數位IC設計工程師」的相似工作

※實際任用職稱依個人相關經歷敘薪。 1.各類平面顯示器驅動晶片數位電路設計 2.參與新產品開發規格定義、區塊規劃、設計模擬、整合和驗證 3.與類比、系統和佈局設計工程師溝通合作，共同研發最具競爭力的產品 4.開發CP 測試程式，從 CP 測試程式流程實際驗證所設計數位電路之可測試性

我們專注於能源晶片與深度演算法的融合創新，誠徵數位IC設計師，加入我們打造次世代電力分析專用SoC晶片的行列，透過數位電路設計與驗證實力，推動能源運算的極致效能與可靠性。 你將負責： ▪️ 設計電力分析專用晶片架構及系統 ▪️ RTL設計與功能驗證，確保系統正確性與效能表現 ▪️ 參與SoC數位區塊的功能設計、整合與驗證 ▪️ 進行綜合、時序分析與低功耗設計優化 我們期待你具備： ▪️ 電子/電機工程學士以上學歷 ▪️ 精通Verilog/SystemVerilog與RTL設計流程 ▪️ 熟悉綜合與時序分析方法 ▪️ 具備DSP演算法硬體實現經驗 ▪️ 理解低功耗設計技術與實務 專業工具： ▪️ Synopsys Design Compiler ▪️ Cadence Genus ▪️ Mentor Graphics 加分條件： ▪️ 具備完整SoC設計專案經驗 ▪️ 熟悉UVM或其他驗證方法學 ▪️ 有28nm以下先進製程設計或量產經驗 ▪️ 具備電力電子或電源管理電路相關背景 如果你熱愛透過數位IC設計挑戰能源晶片的極限，歡迎加入我們，打造更智慧的硬體未來！

(1) DRAM電路設計與模擬驗證 (2) 具備DRAM ROW/COLUMN/CONTROL/DC/DLL任一或更多電路設計經驗者佳 (3) 具備verilog經驗者尤佳 (4) 了解基本UNIX操作，具備AWK等Programing能力者尤佳 (5) 具備電機電子資訊物理相關背景，無工作經驗可

1.負責影像處理設計及架構 2.了解ASIC Flow及獨立作業 3.能擔任專案負責人

負責IP開發、整合與偵錯 -- 利用Verilog/SystemC從事邏輯設計與數位系統設計，以相關自動化軟體進行電路合成及模擬驗證，並配合利用FPGA系統平台進行系統整合與測試驗證。

1.RTC Module/ IP design. 2.Design synthesis. 3.Design verification. 4.DFT/ siemens tools.

RTL coding/synthesis/simulation/verification

[Responsibilities] ★ Own and execute RTL synthesis flow from front-end handoff to netlist delivery ★ Develop and maintain timing constraints (SDC) and power intent (UPF) for synthesis and signoff ★ Analyze and optimize QOR (Quality of Results) for timing, area, and power ★ Support logic equivalence checking (LEC) and ECO implementation ★ Collaborate with RTL, STA, and PD teams to ensure timing closure and flow consistency ★ Drive methodology improvements and automation for synthesis and constraint management ★ Assist in low power feature integration and support multi-voltage domain synthesis ★ Provide guidance on RTL coding styles and constraint best practices ★ Correlate synthesis results with physical implementation feedback ★ Occasional business travel across APAC and other regions may be required [Minimum Qualifications] ★ Master’s degree in Electrical Engineering, Computer Engineering, or related field ★ 5+ years of hands-on experience in RTL synthesis and timing closure ★ Proficiency in EDA tools such as Synopsys Fusion Compiler, Synopsys Design Compiler, Formality, PrimeTime ★ Solid understanding of RTL-to-GDSII flow and synthesis optimization techniques ★ Experience with constraint development (SDC) and low power design using UPF ★ Strong scripting skills in Python, Tcl, or Shell ★ Excellent problem-solving and cross-functional communication skills [Preferred Qualifications] ★ Experience with advanced synthesis methodologies and flow development ★ Familiarity with hierarchical SoC designs and large-scale integration ★ Knowledge of low power techniques including power gating, retention, and isolation ★ Exposure to ECO flows and logic equivalence verification ★ Experience with EDA tools such as Fusion Compiler, SpyGlass, Innovus, or PowerArtist ★ Comfortable working in a globally distributed engineering environment ★ Experience correlating pre-silicon synthesis results with post-silicon measurements

1. 參與影像處理相關 SoC／ASIC／FPGA 系統之數位電路設計與 RTL 撰寫。 2. 負責模組級功能設計、模擬與驗證，確保設計邏輯與時序穩定。 3. 實作影像處理演算法（如 Scaler、Noise Reduction、3D Image、ISP）於硬體架構中。 4. 協助高速傳輸與記憶體介面（如 DDR Controller、MIPI、USB2.0/3.x）與系統總線設計整合。 5. 與韌體／軟體／硬體工程團隊合作，完成整體系統之功能驗證與效能調校。 6. 具備良好團隊合作與問題分析能力，能獨立作業與配合開發時程進度。 【必要條件】 * 熟悉 Verilog / VHDL 等 RTL 設計語言，具 FPGA 或 ASIC 實務開發經驗。 * 熟練 C / C++，具備將演算法轉化為硬體架構的實作能力。 * 熟悉影像處理模組設計（如 Scaler、Noise Reduction、3D Depth、ISP）。 * 熟悉高速傳輸與通訊介面（如 DDR、MIPI、USB、SPI、I2C）。 * 具 SoC 系統架構理解與模組整合實務經驗。

1. Power module/PMIC/MOS/GaN package design. 2. Substrate and leadframe and Cu clip design 3. Customized package design 4. Electrical & thermal simulation through Q3D & IcePAK 5. Co-work with process engineer to solve process and reliability 6. Define thermal resistance through T3Ster measurement or simulation

## 職務說明 - 應用於無人機雷達系統 - 數位IP架構設計與實作。 - 透過MATLAB/C++協助數位IP驗證 - 透過FPGA整合與驗證。 ## 技能要求 - 具備數位訊號處理經驗 - 具備數位電路設計經驗 - 程式語言必要：Verilog/VHDL, TCL, ##加分條件： - 具備雷達/通訊訊號處理、數位設計架構 - 具備RF/Analog 知識與RF/Analog校準設計 - 程式語言: MATLAB, python, c, c++, Chisel3

SoC Peripheral Controller Design and Integration. 包含 PCI-Express Controller, USB Host/Device Controller, Storage Controller (SATA, IDE, SD/MMC), CAN-bus Controller…等等。

[駐點於知名科技公司服務] 希望你對最新科技技術和EDA工具有強烈的學習熱情，並且願意參與從SYN、APR、signoff到Foundation IP最新技術的開發，將這些技術應用到最前沿的產品中。 1. 設計流程維護： 維護和優化CAD參考流程，助力IC設計。 確保設計流程性能和準確性達到最佳狀態，產出更優質的成果。 2. 工具整合： 整合各種EDA工具（如Synopsys、Cadence、Mentor Graphics）到參考設計流程中。 確保不同工具之間的相容性和無縫操作，提升工作效率。 3. 文件編寫: 創建和維護參考流程的全面文件。 詳細記錄所有更改和更新，方便用戶未來參考。 4. 性能監控： 監控參考流程的性能，識別改進區域。 實施增強措施，提高流程效率，縮短設計週期時間。

1. 負責 FPGA 功能驗證、程式開發、測試、除錯及維護 2. 撰寫 Testbench 進行模擬驗證 3. 具 I2C、SPI 通訊介面運作經驗者 4. 熟悉 Xilinx RFSoc 架構與設計 5. 熟悉 Linux Driver 實作經驗

1.Monolithic SPS & DC/DC Converter related New product/analog IP development 2. New FAB process definition, evaluation & validation 3. Maintaining existing product, co-work with application engineer to fulfill customer requests 4. Power device optimization & characterization with layout, device & test engineers 5. Establishing behavior model with Simplis or other tools

工作內容： 1. 數位IC電路設計，模擬驗證及下線 2. 數位IC設計流程，包括Linting、Synthesis、DFT、STA...等. 3. FPGA硬體設計 相關應用: 1. 電源管理IC數位電路設計 2. Interface protocol design - I2C、PMBus、SPMI、I3C...etc. 3. Power management state / sequence / fault / charger control...etc. NVM (eFuse/OTP/MTP) controller

1. 主動式電子掃描陣列 (相控陣列) 雷達系統之數位控制。 2. 熟悉Verilog與FPGA開發流程，了解High-Level Synthesis開發技術。 3. 具有實作數位訊號處理與數位架構設計於FPGA之經驗。

1. SOC/IP 整合工作，從RTL到 Netlist 2. clock tree structure design 3. Lint / CDC check / Synthesis/ DFT/ LEC

[job description] Wolley is seeking candidates for a digital design engineer position. You will join an experienced team designing next-generation memory, storage controllers, and high-speed interface standard. You will also contribute to design concept discussion, architecture definition, as well as design implementation. ‧ Architecture design and RTL implementation ‧ System bus and related peripheral designs ‧ SoC and emulation platform design ‧ SoC system performance analysis [Requirement] 1. Bachelor's or Master's degree in Electrical Engineering or related fields 2. Familiar with RTL design, SystemVerilog, front-end design flow 3. The following working knowledge is desired: * Python programming * TCL scripting * Universal Verification Methodology (UVM) * Low power design and analysis

* 擔任 Tech Lead 職務，帶領團隊建立所需技術，具備技術管理經驗 * 參與的技術有：Audio/Video/AI 以及 SOC DFT & Low power 相關 * 擔任 SOC Project Leader 職務，帶領團隊執行 SOC 計劃，具備專案管理經驗 * 參與的 SOC 產品有：車用晶片、Smart Audio、Edge AI 相關 * 參與產品與技術需求規格討論制定、架構設計規劃、與合作單位完成 IP/IC 設計