「數位IC設計工程師 (IP-HSIF)」的相似工作

【產品範疇】 MOBILE(手持裝置)驅動晶片 【工作內容】 LCD driver(含OLED) Timing Control數位電路的研發設計與驗證 【需求條件】 1.熟悉HDL coding, simulation, synthesis, and STA flow，有量產經驗尤佳 2.熟悉LCD driver(或OLED)規格，具有相關工作經驗尤佳 3.熟悉Timing Control(Global Timing or SRC control timing or GIP timing)數位電路設計，有相關開發經驗者尤佳

【產品範疇】 LCD – Mobile TDDI/車載/平板/工控 【工作內容】 1.Verilog RTL電路的設計與驗證 2.Chip及 IP 整合, DFT 及 Cad Tools 設計流程及驗證 3.CP/FT測試規劃及產出test pattern 【需求條件】 1. MS or PhD degree in EE, or relevant fields 2. 熟悉Verilog HDL, IC Design CAD Tools（simulation, synthesis, LEC, STA, etc.） 3. Whole-chip整合、邏輯電路設計及相關IC設計流程

1. Project integration support & implementation, to deliver qualified nestlist from RTL. 2. preSTA/SYN/LEC/postSTA/etc. EDA flow execution and enhancement 3. Timing & power closure 4. Schedule control, netlist optimization, flow coordinator

【產品線描述】 Evolution Video Display 新興顯示器開發： 1. Gaming monitor controller for LCD, OLED and Mini-LED. 專業電競螢幕，極致沉浸競界曲面螢幕，遊戲體驗身歷其境 2. Public display controller for LCD and Micro/Mini-LED. 大型商用顯示器，極窄邊框拼接電視牆，電子白板 3. Electronic Vehicle Display Controller. AR/2D HUD(抬頭顯示器)，車用高速顯示介面 4. Advanced Projector Controller. 低延遲的遊戲投影機、短焦投影機、浮空影像顯示器 【工作說明】 1. Gaming 高階顯示器及戶外大型顯示看板 SoC 控制IC 設計, 驗證及量產測試 2. Video/Image/Color 相關演算法開發 3. 高階製程 whole chip 及 IP 整合, DFT 及 low power 設計流程及驗證 【必要條件】(符合下列一或多項者) 1. SoC IC 設計流程實務經驗 2. Whole chip 整合, STA timing 分析, 以及 APR co-work 經驗 3. CPU 架構與整合經驗 4. SoC internal bus 及 bridge 架構規劃及整合經驗 5. 高速數位介面 HDMI,DP, MHL,Vby1 等controller 電路開發經驗 6. 加解密(例如: HDCP 1.x, HDCP 2.2, ...) 硬體電路設計經驗 7. SDR/DDR Memory Controller 設計經驗 8. USB Type C controller 設計經驗 9. 對視訊影像處理,色彩轉換演算法開發有興趣或具經驗

1. SOC/IP 整合工作，從RTL到 Netlist 2. clock tree structure design 3. Lint / CDC check / Synthesis/ DFT/ LEC

【產品線說明】 TDDI顯示觸控整合產品 【工作內容】 1. TDDI相關數位電路開發 2. Pre-layout/Post-layout設計確認 【必要條件】 1. 熟Verilog HDL 2. Touch IC/MCU週邊電路/演算法硬體開發經驗 3. 熟pre-layout flow, FPGA驗證, IC測試 4. 具28nm以上高階製程的電路設計經驗

【產品線描述】 1. AMOLED, AR, VR, TDDI等面板驅動IC與觸控IC設計 2. 頂級系統廠ASIC產品合作開發 【工作說明】 1. 高速介面設計 2. 記憶體控制單元設計 3. 面板時序電路設計 4. 面板顯示優化控制單元設計 【必要條件】 1. MS degree in EE fields 2. Good at digital IC front-end design flow such as Verilog RTL design, Synopsys Design compiler, LEC, PrimeTime STA and FPGA 3. Must be a good team player with strong desire to succeed.

1.負責影像處理設計及架構 2.了解ASIC Flow及獨立作業 3.能擔任專案負責人

1. SerDes CTRL IP RTL 開發與維護 (例如LPDDR､UFS､NAND Controller...) 2. 設計驗證 3. FPGA相關設計與實作 以上工作依個人意願酌情分配

## 職務說明 - 應用於無人機雷達系統 - 數位IP架構設計與實作。 - 透過MATLAB/C++協助數位IP驗證 - 透過FPGA整合與驗證。 ## 技能要求 - 具備數位訊號處理經驗 - 具備數位電路設計經驗 - 程式語言必要：Verilog/VHDL, TCL, ##加分條件： - 具備雷達/通訊訊號處理、數位設計架構 - 具備RF/Analog 知識與RF/Analog校準設計 - 程式語言: MATLAB, python, c, c++, Chisel3

【產品線描述】 Smart TV Solutions：提供TVSoC、MEMC/FRC及面板相關顯示裝置的控制晶片 ASIC Solutions：提供智能手機、智能電視、電競螢幕、AI Server等產品各種ASIC(包含CoWoS/ChipLet平台)解決方案 【工作說明】電路硬體設計與開發 (104職缺說明為部門各項工作內容參考，詳細工作安排以面談時說明為主) 1. CPU與周邊電路整合與開發 a. ARM-based: CA53, CA55, CA73, CA76, Neoverse CPU b. Coherent Mesh Network: CCI-500, CMN-700 c. CPU週邊電路: ADB-400, GIC-700, DAP, ETR d. AMBA protocol: AXI, ACE, CXL, CHI 2. 高速數位介面IP 設計與開發 a. HDMI RX/TX link layer (HDMI1.4/2.0/2.1, eARC) b. DP RX link layer (DP1.4/2.0) c. e-DP TX link layer d. PCIe, CXL(compute Express Link) e. MIPI DSI/CSI RX/TX Device/Host controller f. Audio DSP: HiFi2, HiFi4 g. Vx1 display link layer h. 10M/100M/1G Ethernet MAC 3. 加解密演算法電路設計與開發, 系統security架構設計 a. RSA, ECC, SM2 (non-symmetric algorithm) b. AES/TDES/SM4/CSA2/CSA3(symmetric algorithm) c. SHA/HMAC/HKDF (hash-based function) d. Post-quantum cryptography (PQC) 4. 高速IP FPGA/ VIP驗證 5. Synopsys Zebu emulator: 驗證架構規劃與整合 6. RTL to Netlist 設計流程實踐 (Design Compiler, Spyglass, n-lint, CDC, PT STA) 【必要條件】(熟悉或有相關經驗) 1. ARM-based CPU 架構整合與設計開發 2. 高速影音傳輸介面,數位電路設計開發 3. 熟悉加解密演算法,數位電路設計開發 4. 熟悉verilog RTL coding, Design Compiler, PT STA, CDC 5. 熟悉FPGA 實作與驗證流程 6. 熟悉VIP/UVM 驗證環境

【成為円星人】 円星科技由一群專業與充滿熱情的夥伴創立於2011年，為積體電路矽智財設計服務業之新秀，秉持著『成為半導體業最值得信賴之IP公司』的願景，追求永續經營與成長。 誠摯歡迎您成為円星人，加入我們，站上國際舞台！ 一起共同打拚，以精品文化之精神，創造價值，追求卓越！ 【職務簡介】 M31主要業務為向 IC 設計業者和晶圓代工廠授權 IP，此職務為負責高速介面 IP（High Speed Interface IP）開發相關的數位RD職缺。 【將負責的工作內容】 1. RTL design & verification 2. Customer support and debug 3. MIPI,USB, PCIE等高速介面IP開發。 4. 不同製程的IP Porting。 5. PHY Test Chip整合。 【條件與特質】 1. 具備數位設計流程經驗 (Synthesis/LEC/DFT/ATPG/STA) 2. 熟悉完整的Tape out flow 3. 熟悉MIPI,USB,DDR(LPDDR)相關高速混合信號介面(PHY)尤佳 4. 有數位IC設計工程師相關工作經歷3年以上 5. 電機電子/資訊工程碩士畢業 如果您有以上相關經驗且對此職缺有興趣，歡迎投遞您的履歷！

a. Job Description: We are looking for a highly motivated RTL Designer to join our team in developing high-performance digital IPs. The ideal candidate will have experience in Register Transfer Level (RTL) design and verification, with a strong understanding of digital logic, microarchitecture, and ASIC/FPGA development processes. The role involves designing and verifying custom hardware IPs for cutting-edge applications. b. Verification: Develop and execute test plans to verify functionality, performance, and power requirements. Create testbenches using SystemVerilog/UVM for functional verification. Perform simulation, debugging, and root cause analysis for design issues. Conduct code coverage and functional coverage analysis to ensure comprehensive testing. Collaborate with verification and firmware teams to validate IP functionality. c. Qualifications: Bachelor’s/Master’s degree in Electrical Engineering, Computer Engineering, or a related field. 2+ years of experience in RTL design and verification. Proficiency in Verilog, SystemVerilog Strong understanding of digital design concepts, including pipelining, clock domains, and low-power design techniques. Experience with simulation tools (e.g., ModelSim, VCS, Questa) and formal verification techniques. Familiarity with UVM methodology and testbench development. Knowledge of scripting (Python, TCL, Perl, Shell) for automation. Experience with FPGA or ASIC development flows, including synthesis and timing analysis. Strong debugging and problem-solving skills. Excellent communication and teamwork abilities. - Non smoking

1. 具有數位電路設計以及RTL coding基礎者 2. 熟悉EDA tool

1. 參與影像處理相關 SoC／ASIC／FPGA 系統之數位電路設計與 RTL 撰寫。 2. 負責模組級功能設計、模擬與驗證，確保設計邏輯與時序穩定。 3. 實作影像處理演算法（如 Scaler、Noise Reduction、3D Image、ISP）於硬體架構中。 4. 協助高速傳輸與記憶體介面（如 DDR Controller、MIPI、USB2.0/3.x）與系統總線設計整合。 5. 與韌體／軟體／硬體工程團隊合作，完成整體系統之功能驗證與效能調校。 6. 具備良好團隊合作與問題分析能力，能獨立作業與配合開發時程進度。 【必要條件】 * 熟悉 Verilog / VHDL 等 RTL 設計語言，具 FPGA 或 ASIC 實務開發經驗。 * 熟練 C / C++，具備將演算法轉化為硬體架構的實作能力。 * 熟悉影像處理模組設計（如 Scaler、Noise Reduction、3D Depth、ISP）。 * 熟悉高速傳輸與通訊介面（如 DDR、MIPI、USB、SPI、I2C）。 * 具 SoC 系統架構理解與模組整合實務經驗。

SoC Peripheral Controller Design and Integration. 包含 PCI-Express Controller, USB Host/Device Controller, Storage Controller (SATA, IDE, SD/MMC), CAN-bus Controller…等等。

We are looking for a proactive and challenge-driven engineer to join our memory design team. This role primarily focuses on gate-level simulation and functional verification to ensure product quality and alignment with specifications. 【Key Responsibilities】 1. Memory circuit design and verification. 2. Gate-level verilog simulation against to the datasheet. 3. Failure mode analysis. 【Qualifications】 1. Experience in SRAM, DRAM, or other memory product design. 2. Solid understanding of digital circuit design and Verilog HDL. 3. Experience with simulation and debugging, able to work independently. 4. Hands-on experience in failure mode analysis is a plus. 5. Deep RTL design experience is not required, but strong gate-level simulation and verification skills are essential.

ASIC相關產品設計 工作內容：  Architecture block definition  RTL design and functional verification  FPGA verification  Synthesis and static timing analysis

1. 主動式電子掃描陣列 (相控陣列) 雷達系統之數位控制。 2. 熟悉Verilog與FPGA開發流程，了解High-Level Synthesis開發技術。 3. 具有實作數位訊號處理與數位架構設計於FPGA之經驗。

負責IP開發、整合與偵錯 -- 利用Verilog/SystemC從事邏輯設計與數位系統設計，以相關自動化軟體進行電路合成及模擬驗證，並配合利用FPGA系統平台進行系統整合與測試驗證。