「Command File 工程師(新竹)」的相似工作

1. 具備 Layout 工作經驗，想挑戰SOC晶片(Mix mode / HV / SRAM / Power / ESD..)並有志往Physical design 發展者 2. 需懂ESD / 製程觀念 / 電路原理 3. 具Tapeout 量產經驗，獨立處理 Whole chip 能力尤佳 4. 熟以下流程尤佳：Laker L3+ HSIM simulation + IREM分析 5. 強烈要求穩定性高，積極度高，做事態度需具備高度 Commitment 決心與毅力，具備高度 EQ/AQ，擁有團隊合作的精神 6. 工作地點：此職缺在【台南(樹谷園區)、新竹】皆設有相關單位。

(1)Must have BS in CS/EE of relevant experience in IC design field. (2)Familiar with IC design flow, placement and route (P&R), and layout. (3)Circuit knowledge and logic design relevant experience would be a plus.

【工作內容】 • 我們正在尋找具備先進製程經驗的 IC Layout 工程師，加入團隊後可以參與高階SoC /Analog IP 的實體實現，並負責以下工作： -Mixed-Mode FinFET Layout 設計與繪製，確保電路佈局在效能、面積與可靠性之間取得最佳平衡。 -進行 FinFET 製程相關的 DRC / LVS / ERC 驗證，確保設計符合法規與 Foundry 要求。 -熟悉 XRC & EM/IR 分析流程，進行可靠性評估，並針對潛在問題提出改善方案。 【職務條件】 • 必備條件：具備 FinFET 製程經驗，能獨立進行版圖設計與驗證。 -具備類比電路佈局經驗，了解電路特性與佈局考量，能與設計工程師密切合作。 -具備良好的溝通能力與團隊合作精神，能在專案時程內交付高品質成果。

1.Fully custom IC layout for analog 2.Channel or whole chip integration 3.Responsible for layout design,layout verificaion and tapeout.

【成為円星人】 円星科技由一群專業與充滿熱情的夥伴創立於2011年，為積體電路矽智財設計服務業之新秀，秉持著『成為半導體業最值得信賴之IP公司』的願景，追求永續經營與成長。 誠摯歡迎您成為円星人，加入我們，站上國際舞台！ 一起共同打拚，以精品文化之精神，創造價值，追求卓越！ 【職務簡介】 M31主要業務為向 IC 設計業者和晶圓代工廠授權 IP，此職務為負責Foundation IP的IC佈局工程師之Layout職缺。 【將負責的工作內容】 Fully customized layout (MEM) 【條件與特質】 1. 熟悉virtuoso or laker,calibre LVS/ERC/DRC tools 2. 熟悉EMIR ,PERC,ESD,Latch up相關知識 3. 具備先進製程經驗尤佳 4. 有MEM Layout相關工作經驗3年以上 如果您有以上相關經驗且對此職缺有興趣，歡迎投遞您的履歷！

Job Description We are seeking a talented individual who will participate Virtuoso PDK (Process Design Kit ) development, quality and PDK applications related projects with leading foundry. This position will support Virtuoso PDK quality delivery, SKILL programming in task delivery, also provide PDK applications related support and interact with customers to overcome challenge in a fact-pace environment. Position Requirements: • MS degree in Electrical Engineering, Computer Engineering or similar areas. • Experience in analog design flow support or PDK delivery. • Knowledge and experience with analog design layout/simulation/digital/analog IC design flow, with layout domain knowledge would be a plus. • Experience in Linux shell environment and script programming, such as Perl and Tcl preferred. • Good communication skills in English. • Desire to learn, to take the challenge and to be a team player.

招募導入水處理設備流程中計劃和設計階段裡使用CAD的工程師。 【工作內容】 ■ 接單前的計劃工作 ・應對客戶詢價與會議、系統研究、物料計算、成本計算、流程圖、配置設計、說明書製作、各種文件製作等。 ・優先考慮有志於將來向客戶提案最適合的系統和服務，並引領接單活動的過程工程師。 ・使用Inventor進行設備及設施的設計開發、導入及運營。 ・AutoCAD、Revit等軟體的操作。 ・進行Inventor操作及教育等相關工作。 ・經驗涵蓋流程圖、配置設計、說明製作、管道設計、採購設計、塔槽和機架設計、現場施工問題應對等，未來有機會成為專案設計leader！ 【魅力】 ・AI產業等蓬勃發展，目前半導體需求上升，業績穩定。 ・可以掌握日本半導體相關技術。 【法定項目】 ・勞健保 ・加班費 ・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假） ・退休金 【公司福利】 ・餐費津貼 ・員工旅遊（例：泰國） ・升遷制度 ・獎金（一年1次，平均2～3個月左右） ・出差津貼 ・員工聚餐

1.Analog and mixed mode circuit layout and verification 2.Co-work with designer for layout floor planning,routing and physical verifications 3.command file maintain

1. Knowledge and experience of circuit design guideline, latch up, EM and ESD checking rule. 2. Calibre DRC/LVS/PERC Command File maintain and writing. 3. Physical Verification flow enhancement and deployment. 4. CAD Utility development. 5. Soft skill ability like TCL, Perl, shell script

IC layout

主要職責 1. Layout設計與實作 根據電路圖（schematic）進行analog/mixed-signal或digital layout佈局設計 執行模組層級（block-level）與頂層（top-level）layout整合 負責元件placement、routing、floorplan與metal layer規劃 2. DRC/LVS檢查與修正 使用EDA工具執行設計規範檢查（DRC, LVS） 修正版圖與設計間的不一致，確保layout正確無誤 執行ERC（Electrical Rule Check）、ANT（Antenna Check）等檢查 3. 協同工作與設計優化 與電路設計工程師合作進行版圖最佳化（例如降低parasitics、改善matching） 針對layout提出建議以達到功耗、面積與性能的最佳平衡 4. 製程與封裝考量 根據製程規範（Design Rule）進行設計，考量DFM（Design for Manufacturability）與封裝需求 了解不同foundry的PDK（Process Design Kit）限制與應用

負責 3D-IC Interposer 與類比 IP 佈局設計 (Virtuoso / Allegro)，確保電性與實體規格，優化設計流程。 熟悉 Layout tools、Foundry PDK為佳。

1. 負責IC版圖的自動佈局佈線、優化和驗證。 2. 確保IC佈局符合Circuit Designer設計需求及產品、製程、電氣的規範。

1. Device characterization and test key design. 2. 元件量測並提供desinger相關規格數據 3. 記憶體陣列設計

1. 負責IC佈局和佈線的設計和開發 2. 實現佈局和佈線的細節設計和調整 3. 與相關的團隊成員合作，確保佈局和佈線設計能夠達到高效率和性能 4. 配合其他工程師進行相關的測試、分析和報告 5. 解決相關佈局和佈線問題 6. 修改維護 Command file 7. 使用CADENCE VIRTUOSO或LAKER等工具進行IC佈局和佈線的驗證

1. Analog mixed signal IC layout 2. 熟悉IC Layout tool 3. 熟悉先進製程

應用工程師，提供業務技術支援、產品應用與部署，幫助客戶成功使用我們的工具。可以透過與客戶的互動來共同學習和成長，在與不同的客戶溝通過程中，您不僅可以增強您的技術知識，還可以增加軟體的知識。 工作內容 1. 產品介紹與定期更新產品資訊給客戶 2. 與RD合作改善產品效能以及產品流程 3. 幫助客戶如何使用公司產品與協助客戶整合設計資料到公司產品進行分析 4. 提供業務技術支援、產品應用與部署，幫助客戶成功使用我們的工具

1. 負責IC layout的佈局佈線、優化和驗證。 2. 負責部分full custom analog layout的設計和驗證。 3. 確保IC layout符合circuit designer設計需求及DRC/LVS等tapeout signoff

【工作內容】 EDA for analog and mixed-signal circuits within SOCs (including interfaces with digital circuits) 【工作說明】 1. Develop in-house EDA utility tools and integrate third-party software 2. Automate manual processes to improve workflow efficiency 3. Analyze root causes of design issues and propose optimization strategies 4. Visualize data for better insights and decision-making 5. Collaborate closely with circuit designers to overcome design challenges 【必要條件】 1. MS/PhD degree in EDA, CS, or EE 2. Experience with EDA flow development 3. Proficient in C/C++, Python, MATLAB script 4. Familiarity with data structures and algorithms 5. Pluses - Experience with graphical interface development - Familiarity with in Perl, UNIX/ TCL shell scripting - Knowledge of analog/mixed-signal designs - Database management system

1. 相關面板系統驅動應用 2. TV/MNT/NB TCON IC 相關驗證 3. 驗證平台設計與驗證 熟悉eDP PSR I/II ,DSC and other special feature verification & trouble-shooting尤佳